| 摘要 |
在知的输出缓冲电路中，难以调整从各个差动输出端子(OUTP/OUTN)输出之信号的上升及下降时间。本发明提供一种输出缓冲电路，包含：延迟电路，延迟电路包含分别连接于第一、第二、及第三节点的第一、第二、及第三通路，第一、第二、及第三通路之各者对于输入信号实施时间偏移传输，藉此从第一、第二、第三节点分别撷取第一、第二、第三信号；第一输出缓冲器，连接于第一节点，回应第一信号而驱动输出端子；第二输出缓冲器，连接于第二节点，回应第二信号而驱动输出端子；及第三输出缓冲器，连接于第三节点，回应第三信号而驱动输出端子。 |
