发明名称 芯片级封装结构及其制法
摘要 本发明公开了一种芯片级封装结构及其制法,是提供一表面预定位置形成有多个金属垫的载具,以将接置有导电凸块的多个芯片藉该导电凸块对应焊接于该载具的金属垫上,从而将多个芯片精准定位于载具上,避免现有芯片定位不佳问题,接着,于该载具上形成包覆该多个芯片与导电凸块的封装胶体,接着移除该载具,以使该金属垫外露出该封装胶体且与该封装胶体的一表面齐平,并于该封装胶体的表面上形成电性连接至该金属垫的导电迹线,之后敷设一拒焊层于该导电迹线上,并使导电迹线预定部分外露出该拒焊层,以于该导电迹线预定外露部分上形成导电元件,再切割该封装胶体,以形成多个具有芯片的芯片级封装结构。
申请公布号 CN101211793A 申请公布日期 2008.07.02
申请号 CN200610169986.0 申请日期 2006.12.26
申请人 矽品精密工业股份有限公司 发明人 普翰屏;黄建屏;萧承旭
分类号 H01L21/50(2006.01);H01L21/60(2006.01);H01L21/56(2006.01);H01L23/48(2006.01);H01L23/31(2006.01) 主分类号 H01L21/50(2006.01)
代理机构 北京纪凯知识产权代理有限公司 代理人 程伟;王锦阳
主权项 1.一种芯片级封装结构的制法,包括:提供一载具,于该载具表面的预定位置形成有多个金属垫;将多个接置有导电凸块的芯片,以该导电凸块对应焊接于该载具的金属垫上,藉以将该芯片精准定位于载具上;于该载具上形成包覆该多个芯片与导电凸块的封装胶体;移除该载具,以使该金属垫外露出该封装胶体且与该封装胶体的一表面齐平;形成多条导电迹线于该封装胶体的表面上,并使该导电迹线电性连接至该金属垫;敷设一拒焊层于该导电迹线上,并开设多个贯穿该拒焊层的开孔,以外露出该导电迹线预定部分;分别形成多个导电元件于该导电迹线预定外露部分上;以及切割该封装胶体,以形成多个芯片级封装结构。
地址 中国台湾台中县