| 主权项 |
1.一种程式化电荷储存记忆胞的方法,该电荷储存 记忆胞具有配置于一基底上的一源极与一汲极、 一电荷储存元件与一控制闸极,该方法包括: 施加相关于一参考电压的一闸极电压于该控制闸 极,施加相关于该参考电压的一源极电压在该源极 上,施加相关于该参考电压的一汲极电压在该汲极 上,以进行一操作使电荷移转至该电荷储存元件并 建立该记忆胞的一启始电压; 在该操作中增加该汲极电压;以及 在该操作中增加该汲极电压的期间增加该源极电 压。 2.如申请专利范围第1项所述之程式化电荷储存记 忆胞的方法,其中在一部分的该程式化操作中,该 操作是自我收敛,且其启始电压系收敛在一终止启 始电压。 3.如申请专利范围第1项所述之程式化电荷储存记 忆胞的方法,包括在一部分的该程式化操作中,该 闸极电压几乎为一定値,且其启始电压系收敛在一 终止启始电压。 4.如申请专利范围第1项所述之程式化电荷储存记 忆胞的方法,包括在该程式化操作中,该闸极电压 大致为一定値。 5.如申请专利范围第1项所述之程式化电荷储存记 忆胞的方法,其中该记忆胞的该源极与该汲极之间 具有一汲极对源极电压差,且该方法包括在该程式 化操作中将该闸极电压大致保持在一定値以及将 该汲极对源极之电压差大致保持在一定値。 6.如申请专利范围第1项所述之程式化电荷储存记 忆胞的方法,其中施加电压的之方法包括施加一连 续源极电压脉冲在该源极上,且增加该源极电压的 方法包括增加该连续源极脉冲中相继而来之脉冲 的源极电压的脉冲高度,并且在该操作中施加一连 续汲极电压脉冲在该记忆胞的该汲极上,且增加该 汲极电压的方法包含增加该连续汲极脉冲中相继 而来的脉冲之汲极电压的脉冲高度。 7.如申请专利范围第1项所述之程式化电荷储存记 忆胞的方法,其中施加电压的方法包括施加一连续 源极电压脉冲在该源极上,且增加该源极电压的方 法包括增加该连续源极脉冲中相继而来之脉冲的 该源极电压之脉冲高度,并且在该操作中施加一连 续汲极电压脉冲在该记忆胞的该汲极上,且增加该 汲极电压的方法包括增加该连续汲极脉冲中相继 而来之脉冲的该汲极电压的脉冲高度;以及 在该连续源极与汲极脉冲中相继而来的脉冲之中 施加多数个验证脉冲。 8.如申请专利范围第1项所述之程式化电荷储存记 忆胞的方法,包括在该操作中将该闸极电压保持在 一定値,其中增加该源极电压与该汲极电压的方法 包含在该操作中以大致相同之阶段数(steps)阶段化 (stepping)该源极电压与该汲极电压。 9.如申请专利范围第1项所述之程式化电荷储存记 忆胞的方法,包括在该操作中将该基板耦接至该参 考电压。 10.如申请专利范围第1项所述之程式化电荷储存记 忆胞的方法,其中该记忆胞中的该电荷储存元件包 括一非导体电荷陷阱储存层。 11.如申请专利范围第1项所述之程式化电荷储存记 忆胞的方法,其中该记忆胞中的该电荷储存元件包 括一导体浮置闸极。 12.如申请专利范围第1项所述之程式化电荷储存记 忆胞的方法,其中该记忆胞包括一氮化物唯读记忆 胞。 13.如申请专利范围第1项所述之程式化电荷储存记 忆胞的方法,其中该记忆胞包括一快闪记忆体。 14.如申请专利范围第1项所述之程式化电荷储存记 忆胞的方法,其中该记忆胞适用于储存一多位元, 且在该操作中包括将该闸极电压设定在一闸极电 压之预设集合之一,以在该记忆胞建立启始电压之 一相对应集合之一。 15.如申请专利范围第1项所述之程式化电荷储存记 忆胞的方法,包括进行另一程式化操作致使电荷陷 入于该记忆胞的另一侧边,包括: 施加相关于一参考电压的一闸极电压在该选定的 记忆胞的该控制闸极上,施加相关于该参考电压的 一源极电压在该选定的记忆胞的一第二端点上,施 加相关于该参考电压的一汲极电压在该选定的记 忆胞的一第一端点上; 在该操作中增加该汲极电压;以及 在该操作中增加该汲极电压的期间增加该源极电 压。 16.一种程式化多阶电荷储存记忆胞的方法,该多阶 电荷储存记忆胞具有配置于一基底上作为源极汲 极的一第一端点与一第二端点、一电荷储存单元 与一控制闸极,该程式化多阶电荷储存记忆胞的方 法包括: 从储存在该储存记忆胞中的多个的资料値中决定 一资料値; 施加相对于一参考电压的一闸极电压在该控制闸 极上,施加相对于该参考电压的一源极电压在该第 一端点上,施加相对于该参考电压的一汲极电压在 该第二端点上,以在一程式化操作中致使电荷移转 至该电荷储存元件并建立该记忆胞的一启始电压; 在部分该程式化操作期间,将该闸极电压大致保持 在一定値,该定値是响应所决定之该资料値之该闸 极电压之预设値集合之一,其中该启始电压系收敛 在对应于该决定的资料値之一目标启始电压; 在该操作中增加该汲极电压;以及 在该操作中增加该汲极电压的期间增加该源极电 压。 17.如申请专利范围第16项所述之程式化多阶电荷 储存记忆胞的方法,其中在一部分的该程式化操作 中,该操作是自我收敛,且其启始电压系收敛在一 终止启始电压。 18.如申请专利范围第16项所述之程式化多阶电荷 储存记忆胞的方法,其中该记忆胞的该第一端点与 该第二端点之间具有一汲极对源极之电压差,且该 方法包括在该程式化操作中将该汲极对源极电压 差大致保持在一定値。 19.如申请专利范围第16项所述之程式化多阶电荷 储存记忆胞的方法,其中施加电压的方法包括施加 一连续源极电压脉冲在该第一端点上,且增加该源 极电压之方法包含括在增加该连续源极脉冲中相 继而来之脉冲的高度,并且在该操作中施加一连续 汲极电压脉冲在该记忆胞的该第二端点上,且增加 该汲极电压方法包括增加该连续汲极脉冲中相继 而来的脉冲高度。 20.如申请专利范围第16项所述之程式化多阶电荷 储存记忆胞的方法,其中施加电压的方法包括施加 一连续源极电压脉冲在该第一端点上,且增加该源 极电压的方法包含增加该连续源极脉冲中相继而 来的脉冲高度,并且在该操作中施加一连续汲极电 压脉冲在该记忆胞的该第二端点上,且增加该汲极 电压的方法包含增加该连续汲极脉冲中相继而来 的脉冲高度;以及 在该连续汲极脉冲中相继而来的脉冲之中施加多 数个验证脉冲。 21.如申请专利范围第16项所述之程式化多阶电荷 储存记忆胞的方法,其中增加该源极电压与该汲极 电压的方法包含在该操作中以大致相同的阶段数( steps)阶段化(stepping)该源极电压与该汲极电压。 22.如申请专利范围第16项所述之程式化多阶电荷 储存记忆胞的方法,包括在该操作中将该基板耦接 至该参考电压。 23.如申请专利范围第16项所述之程式化多阶电荷 储存记忆胞的方法,其中该记忆胞中的该电荷储存 元件包括一非导体电荷陷阱储存层。 24.如申请专利范围第16项所述之程式化多阶电荷 储存记忆胞的方法,其中该记忆胞中的该电荷储存 元件包括一导体浮置闸极。 25.如申请专利范围第16项所述之程式化多阶电荷 储存记忆胞的方法,其中该记忆胞包括一氮化物唯 读记忆胞。 26.如申请专利范围第16项所述之程式化多阶电荷 储存记忆胞的方法,其中该记忆胞包括一快闪记忆 体。 27.如申请专利范围第16项所述之程式化多阶电荷 储存记忆胞的方法,包括使用另一程式化操作致使 电荷陷入于该记忆胞的另一侧边,包括: 施加相关于一参考电压的一闸极电压在该选定的 记忆胞的该控制闸极上,施加相关于该参考电压的 一源极电压在该选定的记忆胞的该第二端点上,施 加相关于该参考电压的一汲极电压在该选定的记 忆胞的该第一端点上; 在该操作中增加该汲极电压;以及 在该操作中增加该汲极电压的期间增加该源极电 压。 28.一种积体电路,包括: 一记忆阵列,其具有解码电路系统以选择要程式化 的多数个记忆胞、一电荷储存元件与一控制闸极, 其中该些记忆胞具有在一基底上作为多数个源极 与多数个汲极的多数个第一端点与多数个第二端 点,且该记忆胞中的该电荷储存元件包含一非导体 电荷陷阱储存层; 一电压供应电路,系耦接至该记忆阵列,适用于施 加一闸极电压、一源极电压与一汲极电压在该记 忆阵列的该些记忆胞所对应的该控制闸极、该第 一端点与该第二端点上;以及 一程式化控制器,系耦接至该解码电路系统与该电 压供应电路,该程式化控制器适用于在该选定的记 忆胞上,以执行一自我收敛程式化操作,以致使在 该选定的记忆胞上电荷移转至该电荷储存元件并 建立一启始电压。 29.如申请专利范围第28项所述之积体电路,其中该 记忆胞包括一氮化物唯读记忆胞。 30.如申请专利范围第28项所述之积体电路,其中该 记忆胞适用于储存多个位元,并在该记忆胞上以该 程式化操作建立相对应于多个位元的一启始电压 的集合。 31.一种积体电路,包括: 一记忆阵列,系具有解码电路系统以选择要程式化 的多数个记忆胞、一电荷储存元件与一控制闸极, 其中该些记忆胞具有在一基底上作为多数个源极 与多数个汲极的多数个第一端点与多数个第二端 点; 一电压供应电路,系耦接至该记忆阵列,适用于施 加一闸极电压、一源极电压与一汲极电压在该记 忆体阵列的该些记忆胞所对应的该控制闸极、该 第一端点与该第二端点上; 一程式化控制器,系耦接至该解码电路系统与该电 压供应电路,该程式化控制器适用于在该选定的记 忆胞上,以执行一程式化操作,以致使在该选定的 记忆胞上电荷移转至该电荷储存元件并建立一启 始电压,该程式化操作包括,在该选定的记忆胞的 该控制闸极上施加相对于一参考电压的一闸极电 压,在该选定的记忆胞的该第二端点上施加相对于 该参考电压的一源极电压,在该选定的记忆胞的该 第一端点上施加相对于该参考电压的一汲极电压; 在该操作中增加该汲极电压;以及 在该操作中增加该汲极电压的期间增加该源极电 压。 32.如申请专利范围第31项所述之积体电路,在一部 分的该程式化操作中,该操作是自我收敛,且其启 始电压系收敛在一终止启始电压。 33.如申请专利范围第31项所述之积体电路,包括在 部分的该程式化操作中,将该闸极电压大致保持在 一定値,其中该启始电压系收敛在一终止启始电压 。 34.如申请专利范围第31项所述之积体电路,包括在 该程式化操作中将该闸极电压保持在一定値。 35.如申请专利范围第31项所述之积体电路,其中该 记忆胞的该第一端点与该第二端点之间具有一汲 极对源极电压差,且该方法包括在该程式化操作中 将该汲极对源极电压差大致保持在一定値。 36.如申请专利范围第31项所述之积体电路,其中施 加电压的方法包括施加一连续源极电压脉冲在该 第一端点上,且增加该源极电压的方法包含增加该 连续汲极脉冲中相继而来的脉冲之高度,并且在该 操作中在该记忆胞的该第二端点上施加一连续汲 极电压脉冲,且增加该汲极电压的方法包含增加该 连续汲极脉冲中相继而来的脉冲之高度。 37.如申请专利范围第31项所述之积体电路,其中施 加电压的方法包括施加一连续源极电压脉冲在该 第一端点上,其中增加该源极电压包含增加该连续 汲极脉冲中相继而来的脉冲的高度,并且在该操作 中施加一连续汲极电压脉冲在该记忆胞的该第二 端点上,且增加该汲极电压的方法包括增加该连续 汲极脉冲中相继而来的脉冲的高度;以及 施加多数个验证脉冲在该连续汲极脉冲中相继而 来的脉冲之中。 38.如申请专利范围第31项所述之积体电路,包括在 该操作中具有固定的该闸极电压,其中增加该源极 电压与该汲极电压,包含在该操作中以相同的阶段 数(steps)阶段化(stepping)该源极电压与该汲极电压 。 39.如申请专利范围第31项所述之积体电路,其中在 该操作中该基板耦接至该参考电压。 40.如申请专利范围第31项所述之积体电路,其中该 记忆胞中的该电荷储存元件包括一非导体电荷陷 阱储存层。 41.如申请专利范围第31项所述之积体电路,其中该 记忆胞中的该电荷储存元件包括一导体浮置闸极 。 42.如申请专利范围第31项所述之积体电路,其中该 记忆胞包括一氮化物唯读记忆胞。 43.如申请专利范围第31项所述之积体电路,其中该 记忆胞包括一快闪记忆体。 44.如申请专利范围第31项所述之积体电路,其中该 记忆胞适用于一多个位元,并在该操作中该程式化 操作包括由一预设之闸极电压的集合中设定该闸 极电压,以在该记忆胞中以该操作建立相对应启始 电压的集合之一。 45.如申请专利范围第31项所述之积体电路,其中该 程式化控制器适于进行另一程式化操作以使电荷 陷入于该记忆胞的另一侧边,包括: 施加相对于一参考电压的一闸极电压在该选定的 记忆胞的该控制闸极上,施加相对于该参考电压的 一源极电压在该选定的记忆胞的该第二端点上,施 加相对于该参考电压的一汲极电压在该选定的记 忆胞的该第一端点上; 在该操作中增加该汲极电压;以及 在该操作中增加该汲极电压的期间增加该源极电 压。 46.一种积体电路,包括: 一记忆阵列,系具有解码电路系统以选择要程式化 的多数个记忆胞、一电荷储存元件与一控制闸极, 其中该些记忆胞具有在一基底上作为多数个源极 与多数个汲极的多数个第一端点与多数个第二端 点; 一电压供应电路,系耦接至该记忆阵列,适于施加 一闸极电压、一源极电压与一汲极电压在该记忆 阵列的该些记忆胞所对应的该控制闸极、该第一 端点与该第二端点上; 一程式化控制器,系耦接至该解码电路系统与该电 压供应电路,该程式化控制器适于在该选定的记忆 胞上执行一程式化操作,以致使在该选定的记忆胞 之电荷移转至该电荷储存单元的第一侧边与第二 侧边上,并且在该选定的记忆胞的第一侧边与第二 侧边上建立一启始电压,该程式化操作包括在该记 忆胞的该些第一侧边与该些第二侧边中储存1位元 以上的资讯。 图式简单说明: 图1系绘示本发明中具有自我收敛程式化演算法的 氮化物唯读记忆胞之积体电路记忆体元件的简化 图。 图2系绘示本发明中资料储存于电荷陷入层一侧及 具有程式化脉冲电压之氮化物唯读记忆体的简化 图。 图3系绘示本发明中程式化操作期间施加之电压与 程式化时间的关系图。 图4系绘示本发明与习知及术之程式化演算法中启 始电压对程式化时间的关系图。 图5系绘示本发明与习知技术之程式化演算法中启 始电压的变化对脉冲数目的关系图。 图6系绘示本发明与习知技术之程式化演算法中启 始电压的斜率对程式化时间的关系图。 图7系绘示本发明一较佳实施例中启始电压对程式 化时间中多数个预设之闸极电压的关系图。 图8系绘示本发明基于一2位元记忆胞之启始电压 对程式化时间内四个预设之闸极电压的关系图。 图9系绘示本发明一较佳实施例中程式化演算法的 简化流程图。 图10系绘示本发明程式化操作中程式化脉冲之间 具有验证脉冲之施加电压与程式化时间的关系图 。 图11系绘示本发明中多阶资料储存于电荷陷入层 两侧之氮化物唯读记忆体的简化图。 |
