发明名称 结势垒控制肖特基二极管终端及方法
摘要 结势垒控制肖特基二极管终端及方法,属于半导体器件终端技术领域。现有结势垒控制肖特基二极管有关斜场板这一终端是单阶斜场板,其降低表面电场的幅度有待提高,同时,由于各有源区结P<SUP>+</SUP>结深相同,造成本来应当避免的P<SUP>+</SUP>区面积增大、肖特基势垒区面积的减小的不利结果。本发明采用了双阶斜场板,并将各有源区内结P<SUP>+</SUP>的结深减小,使其小于两侧的有源区主结P<SUP>+</SUP>的结深,从而消除上述不利后果。并且在相应芯片工艺中,用热氧化法生成下层SiO<SUB>2</SUB>膜,用低温、低压的CVD法生成上层SiO<SUB>2</SUB>膜,并控制上层SiO<SUB>2</SUB>膜的腐蚀速率大于下层SiO<SUB>2</SUB>膜的腐蚀速率。这一终端可用于结势垒控制肖特基二极管(JBS)的终端技术领域。
申请公布号 CN1445863A 申请公布日期 2003.10.01
申请号 CN03110075.9 申请日期 2003.04.19
申请人 吉林华微电子股份有限公司 发明人 王新
分类号 H01L29/872 主分类号 H01L29/872
代理机构 代理人
主权项 1、一种结势垒控制肖特基二极管终端,涉及到由阳极金属(1)与SiO2膜(2)所形成的单阶斜场板(8),以及有源区主结P+(3)和有源区内结P+(4),其特征在于,在SiO2膜(2)上,阳极金属(1)下再加一层SiO2膜(9),形成双阶斜场板(10),再将各有源区内结P+(4)的结深减小,成为有源区内结P+(11),该结深小于两侧有源区主结P+(3)的结深。
地址 132013吉林省吉林市深圳街99号