发明名称 半导体装置及其制造方法
摘要 将由字元线所形成之二直立线放置于由位元线所形成之二平行线上,形成一「#」形,作为一半导体基板上之供自动叠置测量之一外盒框记号。因而,使用一盒框记号,即可测得字元线方向中之偏差值与位元线方向中之偏差值。当在字元线与位元线所形成之一「#」形结构之各配线间形成电容接触时,系使用供自动叠置测量之一盒框记号。因而变得可能缩短测量X方向(各字元线)与Y方向(各位元线)及分析测量结果所需之时间。
申请公布号 TW442844 申请公布日期 2001.06.23
申请号 TW088104889 申请日期 1999.03.26
申请人 电气股份有限公司 发明人 小室雅宏
分类号 H01L21/027;H01L21/28 主分类号 H01L21/027
代理机构 代理人 周良谋 新竹巿东大路一段一一八号十楼;周良吉 台北市长春路二十号三楼
主权项 1.一种半导体装置,该半导体装置藉使用包括至少 三个曝光程序之方法所制成,其中每一曝光程序使 用一光罩以形成图案;于该半导体装置之一基板上 的一预定位置设有一第一记号及一第二记号;该第 一记号构成于第一次形成图案时所设置的各个偏 差测量记号之一部份;该第二记号构成于第二次形 成图案时所设置的偏差测量记号之另一部份;该第 一记号与该第二记号形成该等偏差测量记号的一 个,且该等偏差测量记号系于第三次或其后形成图 案时,用以在位置上对正一光罩侧之一记号;其中, 该第二记号系以直接覆盖于该第一记号的方式,藉 以在不同于该第一记号的方向上延伸。2.一种半 导体装置,其中形成于一基板上之复数层所具有之 图案系使得各层以预定之位置关系叠置,该半导体 装置包含: 一第一记号,其于第一次形成图案时,配置于一基 板上之一预定位置,该第一记号形成一偏差测量记 号之一部份;以及 一第二记号,其配置系于第二次形成图案时进行, 该第二记号形成该偏差测量记号之另一部份,其中 该第一记号与该第二记号形成该偏差测量记号,且 该偏差测量记号系于第三次或其后形成图案时,用 以在位置上对正一光罩侧之一记号。3.一种半导 体装置,具有位于一基板上之复数配线层,该半导 体装置包含: 一第一记号,其于形成第一配线层时,配置于一基 板上之一预定位置,该第一记号形成一偏差测量记 号之一部份;以及 一第二记号,其于形成第二配线层时进行,配置于 接近或交错该第一记号,该第二记号形成该偏差测 量记号之另一部份,其中 该第一记号与该第二记号形成该偏差测量记号,且 该偏差测量记号系于第三次或其后形成配线层时, 用以在位置上对正一光罩侧边之一记号。4.依申 请专利范围第1至3项中任一项之半导体装置,其中 该第一记号系由在一方向中延伸之二线状图案形 成,该第二记号系由在实质上垂直于该第一记号之 方向中延伸之二线状图案形成,且自该基板顶部看 时,该偏差値记号具有「#」形。5.依申请专利范围 第1至3项中任一项之半导体装置,其中所提供之该 第一记号与该第二记号系对应于其上形成有各字 元线与各位元线之各层。6.依申请专利范围第1至3 项中任一项之半导体装置,其中用以在该等位元线 上形成各电容接触之一光罩中所设置的一记号系 对应于该「#」形偏差値记号。7.一种半导体装置 之制造方法,该半导体装置中形成于一基板上之复 数层所具有之图案,系使得各层以预定之位置关系 叠置,该方法包含下列各步骤: 其于第一次形成图案时,在一基板上之一预定位置 形成一第一记号,该第一记号形成后继图案形成步 骤中所使用之一偏差测量记号的一部份; 于第二次形成图案时,形成一第二记号,该第二记 号形成该偏差测量记号之另一部份,以及 使用先前图案形成程序中所产生之该偏差测量记 号,于第三次或其后形成图案时,定位与调整光罩 侧之一记号,且进行第三次或其后之形成图案步骤 。8.一种半导体装置之制造方法,其至少三次对于 具有预定位置关系之各叠层进行形成光阻图案之 步骤,该半导体装置之制造方法包含下列各步骤: (a)于第一次形成图案时,在一预定位置,配置在一 方向中延伸之一第一记号,该第一记号形成一偏差 测量记号的一部份; (b)于第二次形成图案时,配置在与该第一记号不同 之方向中延伸之一第二记号,藉以形成一偏差测量 记号; (c)使用第三次形成图案所用之光罩,配置一第三记 号,其位置系使得自上方看时,该第三记号系包围 于一基板上之该偏差测量记号内; (d)测量该偏差测量记号与该第三记号间之偏差値; 以及 (e)考虑该步骤(d)中所测得之该偏差値,于定位第三 次形成图案所用之光罩时,形成第三图案。9.一种 半导体装置之制造方法,该半导体装置具有以绝缘 膜隔绝开之至少三层配线层,该制造方法包含下列 各步骤: (a)于形成一第一层时,在一预定位置,配置在一方 向中延伸之一第一记号,该第一记号形成一偏差测 量记号的一部份; (b)于形成一第二层时,配置在与该第一记号不同之 方向中延伸之一第二记号,藉以形成一偏差测量记 号; (c)使用形成第三层所用之光罩,配置一第三记号, 其位置系使得自上方看时,该第三记号系包围于一 基板上之该偏差测量记号内; (d)测量该偏差测量记号与该第三记号间之偏差値; 以及 (e)考虑该步骤(d)中所测得之该偏差値,于定位形成 该第三层所用之光罩时,形成一第三图案。10.依申 请专利范围第7至9项中任一项之半导体装置之制 造方法,其中该第一记号系由在一方向中延伸之二 线状图案形成,该第二记号系由在实质上垂直于该 第一记号之方向中延伸之二线状图案形成,且自该 基板顶部看时,该偏差値记号具有「#」形。11.依 申请专利范围第7至9项中任一项之半导体装置之 制造方法,其中所提供之该第一记号与该第二记号 系对底于其上形成有各字元线与各位元线之各层 。12.依申请专利范围第7至9项中任一项之半导体 装置之制造方法,其中用以在该等位元线上形成各 电容接触之一光罩中所设置的一记号系对应于该 「#」形偏差値记号。图式简单说明: 第一图A至第一图F为剖视图,其依制造程序之次序, 显示用以制造一半导体装置之一习用方法; 第二图为一俯视图,显示一习用半导体装置; 第三图A至第三图F为剖视图,其依制造程序之次序, 显示用以制造依本发明第一实施例半导体装置之 方法; 第四图为为一俯视图,显示用以制造依本发明第一 实施例半导体装置半导体装置之方法;以及 第五图A至第五图F为剖视图,其依制造程序之次序, 显示用以制造依本发明第二实施例半导体装置之 方法。
地址 日本