发明名称 CIRCUIT FOR CLOCK MULTIPLEX
摘要 본 발명은 영상신호 처리장치들의 클럭다중화 회로를 제공한다. 이러한 회로를 제공하기위해, 본 발명은 인가되는 선택신호에 응답하여 제1, 2입력중 하나를 출력하는 제1선택수단과, 클리어단을 가지며 반전된 출력을 상기 제1 입력으로서 제공하고 상기 제1 선택수단으로부터 인가되는 출력신호를 인가되는 클럭에 따라 래치출력하는 래치수단과*, 상기 래치출력을 반전지연하는 지연수단과, 상기 지연수단의 반전지연된 출력과 제1 상태를 수신하여 인가되는 상기 선택신호에 따라 어느하나를 출력하는 제2 선택수단과, 클리어단을 가지며 상기 제2 선택수단의 선택출력을 상기 클럭의 반전된 클럭에 따라 래치출력하여 상기 래치수단을 클리어시키는 클리어수단을 적어도 가진다.
申请公布号 KR0178892(B1) 申请公布日期 1999.05.01
申请号 KR19920020025 申请日期 1992.10.29
申请人 SAMSUNG ELECTRONICS CO, LTD. 发明人 JUNG, JUN-MO
分类号 H04N9/67 主分类号 H04N9/67
代理机构 代理人
主权项
地址