摘要 |
<p>Zapojení obsahuje obvod (1) vstupní logiky s datovým a hodinovým vstupem (11, 12), čtyři časovací obvody (2, 3, 4, 5), z nichž první a třetí mají blokovací vstupy (22, 42) a obvod (6) výstupní logiky se dvěma výstupy (65, 66). První výstup (13) obvodu (1) vstupní logiky je připojen k prvnímu vstupu (21) prvního časovacího obvodu (2) a druhý výstup (14) k prvnímu vstupu (41) třetího časovacího obvodu (4). Výstup (23) prvního časovacího obvodu (2) je připojen jednak k druhému vstupu (62) obvodu (6) výstupní logiky, jednak ke vstupu (31) druhého časovacího obvodu (3), jehož výstup (32) je připojen k prvnímu vstupu (61) obvodu (6) výstupní logiky. Výstup (43) třetího časovacího obvodu je připojen jednak ke třetímu vstupu (63) obvodu (6) výstupní logiky, jednak ke vstupu (51) čtvrtého časovacího obvodu (5), jehož výstup (52) je připojen ke čtvrtému vstupu (64) obvodu (6) výstupní logiky.ŕ</p> |