PITCH REDUCTION TECHNOLOGY USING ALTERNATING SPACER DEPOSITIONS DURING THE FORMATION OF A SEMICONDUCTOR DEVICE AND SYSTEMS INCLUDING SAME

摘要

층을 패터닝하는 방법은 일련의 자기 정렬 스페이서들을 이용하여 최초 패터닝 층 위에 형성된 피처의 밀도를 증가시킨다. 에칭 대상 층이 제공된 다음 예를 들어 광학 리소그래피를 이용하여 형성된 최초 희생 패터닝 층이 에칭 대상 층 위에 형성된다. 실시예에 따라 패터닝 층이 트림될 수 있어서 일련의 스페이서 층들이 형성 및 에칭된다. 스페이서 층들의 수 및 그 목표 치수는 피처 밀도의 소정의 증가에 따른다. 제조중의 반도체 디바이스 및 전자 시스템이 또한 개시된다.