| 发明名称 | 半导体叠层封装方法 | ||
| 摘要 | 本发明提供一种半导体叠层封装方法，包括：A：制作上封装体，B：基于四边扁平无引脚QFN框架制作中层封装体，C：将上封装体和下封装体叠层封装，步骤B包括：S101：提供一QFN框架，QFN框架的边缘两侧为金属凸点；S102：将芯片连接在所述QFN框架正面并进行打线；S103：通过塑封底填料将芯片固定和封装在所述QFN框架上，形成塑封体；S104：在塑封体的两侧金属凸点的上表面或者下面形成焊球。本发明提供的封装方法，利用传统的QFN框架边缘的金属凸点作为电极形成中层封装体，实现三层塑封体的堆叠，从而实现芯片在一个封装体中上下电性导通；利用QFN框架形成中层封装体节省封装空间，有利于实现芯片封装的微型化，提高芯片封装的集成度。 | ||
| 申请公布号 | CN105097569A | 申请公布日期 | 2015.11.25 |
| 申请号 | CN201510461039.8 | 申请日期 | 2015.07.30 |
| 申请人 | 南通富士通微电子股份有限公司 | 发明人 | 石磊 |
| 分类号 | H01L21/50(2006.01)I;H01L21/56(2006.01)I;H01L21/60(2006.01)I | 主分类号 | H01L21/50(2006.01)I |
| 代理机构 | 北京志霖恒远知识产权代理事务所(普通合伙) 11435 | 代理人 | 孟阿妮;郭栋梁 |
| 主权项 | 一种半导体叠层封装方法，包括：A：制作上封装体，B：基于四边扁平无引脚QFN框架制作封装有芯片的中层封装体，C：将所述上封装体、所述中层封装体和所述下封装体叠层封装，其特征在于，所述步骤B包括：S101：提供一QFN框架，所述QFN框架的边缘两侧为金属凸点；S102：将芯片连接在所述QFN框架正面并进行打线；S103：通过塑封底填料将上述芯片固定和封装在所述QFN框架上，形成塑封体；S104：在上述塑封体的两侧金属凸点的上表面或者下面形成焊球。 | ||
| 地址 | 226006 江苏省南通市崇川区崇川路288号 | ||