发明名称 |
记忆体装置、记忆体控制器及记忆体系统(四) |
摘要 |
|
申请公布号 |
TWI473092 |
申请公布日期 |
2015.02.11 |
申请号 |
TW100127968 |
申请日期 |
2007.06.25 |
申请人 |
富士通半导体股份有限公司 |
发明人 |
川久保智广;山口秀策;池田仁史;内田敏也;小林广之;神田达哉;山本喜史;白川晓;宫本哲生;大塚龙志;高桥秀长;栗田昌德;鎌田心之介;佐藤绫子 |
分类号 |
G11C11/408;G11C8/12 |
主分类号 |
G11C11/408 |
代理机构 |
|
代理人 |
恽轶群 台北市松山区南京东路3段248号7楼;陈文郎 台北市松山区南京东路3段248号7楼 |
主权项 |
一种记忆体装置,其回应于来自一记忆体控制器所发送的一命令被操作,该记忆体装置包含:复数个记忆体组,其等分别具有包括记忆体单元阵列的记忆体核心且由记忆体组位址选择;以及一控制电路,其控制该等记忆体组内的该记忆体单元阵列的操作,其中每一记忆体组根据一记忆体映射储存二维阵列资料,该记忆体映射的一记忆体逻辑空间具有由该等记忆体组位址及列位址选择的复数个页面区域,其中该等页面区域被以列及行安排,且其中相邻的页面区域与不同的记忆体组位址相联,以及在该二维阵列资料被水平存取的水平存取期间,该控制电路使该等记忆体组位址所选择的记忆体组内的该记忆体核心回应于对应至该水平存取的一正常操作命令执行对应于该正常操作命令的正常记忆体操作,以及进一步使除了水平存取目标记忆体组以外的一再新目标记忆体组内的一记忆体核心回应于一背后的再新命令执行再新操作。 |
地址 |
日本 |