| 摘要 |
本发明揭示了同步(simultaneously)测试一积体电路中包含的多个核心的方法及系统之各实施例。在一个实施例中，积体电路可包含两个或更多个逻辑核心。该IC亦可包含耦合到该等核心之结构扫描测试硬体。该结构扫描测试硬体可执行下列动作：将扫描测试向量资料输入到与该等逻辑核心的每一逻辑核心相关联之扫描暂存器；对该IC中包含的该等逻辑核心同步执行扫描测试；以及将对多个核心的该等扫描测试之结果同步输出到自动化测试设备(ATE)。在一个实施例中，可在单一输出线路上插入对多个核心测试的结果之成分(element)，以便在每一选通视窗(strobe window)期间，使来自每一核心的测试结果资料之成分出现在对该ATE的输入通道。 |
