发明名称 |
具沟渠隔离的半导体组件及其制造方法 |
摘要 |
本发明乃与一具有沟渠隔离的半导体组件及其制造方法有关,一沟渠隔离乃(STI,TTI)具有包含一覆盖绝缘层(10,11)、一侧壁绝缘层(6)与一电传导填充层的一深绝缘沟渠,其乃电连接至位于该绝缘沟渠底部区域之半导体基板的一预定掺杂区域(1)。一沟渠接触(DTC)乃具有包含一侧壁绝缘层(6)与一电传导填充层(7)的一深接触沟渠,同样电连接至位于该接触沟渠底部区域之半导体基板(1,2,3)的一预定掺杂区域;而该沟渠接触(DTC)的使用乃增进了电屏蔽性质并减少所需面积。 |
申请公布号 |
CN100350590C |
申请公布日期 |
2007.11.21 |
申请号 |
CN03817469.3 |
申请日期 |
2003.07.19 |
申请人 |
因芬尼昂技术股份公司 |
发明人 |
F·舒勒;G·坦佩 |
分类号 |
H01L21/762(2006.01);H01L21/763(2006.01) |
主分类号 |
H01L21/762(2006.01) |
代理机构 |
中国专利代理(香港)有限公司 |
代理人 |
张雪梅;梁永 |
主权项 |
1.一种具有沟渠隔离的半导体组件,其用以定义一半导体基板的有源区域,该沟渠隔离具有一深隔离沟渠,所述深隔离沟渠包含一覆盖绝缘层、一侧壁绝缘层与一电传导填充层,并电连接至位于该隔离沟渠底部区域的所述半导体基板的一预定掺杂区域,其特征在于:一沟渠接触,其具有一深接触沟渠,所述深接触沟渠包含一侧壁绝缘层与一电传导填充层,且同样地电连接至位于该接触沟渠底部区域的半导体基板的一预定掺杂区域。 |
地址 |
德国慕尼黑 |