发明名称 结构低密度同位检查码之块串管线分层解码架构
摘要 一种用于区块码之块串管线分层解码处理的错误校正解码器,其中含有主要及镜映记忆体,该等各者能够储存一迭递解码技术之一或更多迭递的对数-可能性比例(log-likelihood ratios,LLR)。该解码器亦包含复数个构件,该等能够对于一或更多的迭递,处理一同位检查矩阵的一或更多分层。该等构件包含一迭递解码器构件,此者能够依据一先前迭递/分层之LLR,对于一或更多的迭递或分层计算一LLR调整,而该先前迭递/分层之LLR是读取自该主要记忆体。该解码器进一步包含一加总构件,此者能够自该镜映记忆体读取该先前迭递/分层的LLR,并且依据该迭递/分层的LLR调整以及对于该先前迭递/分层之先前迭递/分层LLR,计算对于该迭递/分层的LLR。
申请公布号 TW200729743 申请公布日期 2007.08.01
申请号 TW095138121 申请日期 2006.10.16
申请人 诺基亚股份有限公司 发明人 伯哈特泰杰斯;桑达拉墨西维西瓦斯;史多普曼维特;麦克钱丹尼斯
分类号 H03M13/11(2006.01);H03M13/45(2006.01) 主分类号 H03M13/11(2006.01)
代理机构 代理人 蔡坤财
主权项
地址 芬兰