| 发明名称 | 具有IO连接的数字信号处理集成电路 | ||
| 摘要 | 一种数字信号处理集成电路，包括互连且被编程的或可编程的数字信号处理器(10)的阵列。将可构造的多路复用电路(12)设置在IO连接(11a、b)与至少多个数字信号处理器(10)的IO端口之间。在结构数据的控制下构造多路复用电路(12)，以便多路复用电路(12)仅使来自多个数字信号处理器(10)中的由结构数据所选择的数字信号处理器的IO端口的IO信号具有访问IO连接的作用。优选地，每一个数字信号处理器(10)与其他数字信号处理电路分离地使其IO端口共同地耦合到多个多路复用电路(12)。优选地，将多路复用电路(12)设置成将用于外围电路的控制信号值分别与来自相应数字信号处理器(10)中的不同数字信号处理器的相应的、独立可构造的IO信号值相关联。 | ||
| 申请公布号 | CN1918559A | 申请公布日期 | 2007.02.21 |
| 申请号 | CN200580004505.4 | 申请日期 | 2005.01.31 |
| 申请人 | 皇家飞利浦电子股份有限公司 | 发明人 | 亨里克斯·H.·范登贝尔赫;哈普里特·S.·步拉尔;彼得·沃尔图伊吉森 |
| 分类号 | G06F15/78(2006.01) | 主分类号 | G06F15/78(2006.01) |
| 代理机构 | 永新专利商标代理有限公司 | 代理人 | 王英 |
| 主权项 | 1、一种数字信号处理集成电路，包括：互连且被编程的或可编程的数字信号处理器(10)的阵列，至少一些所述数字信号处理器(10)具有IO端口；IO连接(11a、b)，其用于在所述阵列中的信号处理器(10)与所述阵列外的电路之间传送信号流；在所述IO连接(11a、b)与至少多个所述数字信号处理器(10)的所述IO端口之间的可构造多路复用电路(12)，该多路复用电路(12)在结构数据的控制下是可构造的，将该多路复用电路(12)设置成仅使来自相应的多个数字信号处理器(10)中的由所述结构数据所选择的数字信号处理器的所述IO端口的IO信号具有访问所述IO连接的作用。 | ||
| 地址 | 荷兰艾恩德霍芬 | ||