| 主权项 |
1.一种于一半导体晶粒中制造一结构之方法,该方法包括下列诸步骤:于第一压力下沉积一矽缓冲层于一单晶区及至少一隔离区之上,其中该矽缓冲层在该至少一隔离区之上是连续的;于第二压力下形成一矽锗层于该矽缓冲层之上,其中该矽锗层在该至少一隔离区之上是连续的。2.如申请专利范围第1项之方法,其中该沉积该矽缓冲层之步骤包括下列诸步骤:对该单晶区及该至少一隔离区实施一预清洗程序;于该第一压力下沉积该矽缓冲层于该单晶区及该至少一隔离区之上,其中该矽缓冲层在该至少一隔离区之上是连续的。3.如申请专利范围第1项之方法,其中该第一压力小于该第二压力。4.如申请专利范围第1项之方法,其中该第一压力系小于或等于约50托。5.如申请专利范围第1项之方法,其中该第二压力系大于或等于约100托。6.如申请专利范围第1项之方法,其中该沉积该矽缓冲层之步骤与该形成该矽锗层之步骤是在低于或等于约700℃的温度下实施的。7.如申请专利范围第1项之方法,其中该沉积该矽缓冲层之步骤与该形成该矽锗层之步骤是在等于约670℃的温度下实施的。8.如申请专利范围第1项之方法,其中该于第一压力下沉积该矽缓冲层于一单晶区与至少一隔离区上之步骤系实施一段等于约200秒的时间。9.如申请专利范围第1项之方法,其中该于第二压力下形成该矽锗层于该矽缓冲层之上的步骤系实施一段等于约600秒的时间。10.一种于一半导体晶粒中制造一结构之方法,该方法包括下列诸步骤:实施一预清洗程序;于第一压力下沉积一矽缓冲层于一单晶区及至少一隔离区之上,其中于该至少一隔离区上沉积之该矽缓冲层是连续的;于第二压力下形成一矽锗层于该矽缓冲层之上,其中该第一压力系小于该第二压力,且其中于该至少一隔离区之上形成之该矽锗层是连续的。11.如申请专利范围第10项之方法,其中该第一压力系小于或等于约50托。12.如申请专利范围第10项之方法,其中该第二压力系大于或等于约100托。13.如申请专利范围第10项之方法,其中该沉积该矽缓冲层之步骤与形成该矽锗层之步骤是在低于或等于约700℃的温度下实施的。14.如申请专利范围第10项之方法,其中该沉积该矽缓冲层之步骤与形成该矽锗层之步骤是在等于约670℃的温度下实施的。15.如申请专利范围第10项之方法,其中该至少一隔离区系一STI区。16.一种在一半导体晶粒中之结构,其包括:一单晶区;至少一隔离区,其位置系与该单晶区相邻;一矽缓冲层,其系位在该至少一隔离区与该单晶区之上方,其中于该至少一隔离区之上的该矽缓冲层是连续的;一矽锗层,其系位在该矽缓冲层之上,其中于该至少一隔离区之上的该矽锗层是连续的。17.如申请专利范围第16项之结构,其中该至少一隔离区系一STI区。18.如申请专利范围第16项之结构,其中该至少一隔离区包括非热氧化物。19.如申请专利范围第16项之结构,其中该单晶区包括单晶矽。20.如申请专利范围第16项之结构,其中该单晶区包括一集极。图式简单说明:第1图显示在为实施本发明一具体实例所采步骤之前一范例SiGe BiCMOS结构体所具某些特性之断面图。第2图显示出阐明本发明一具体实例的实施所采诸步骤之流程图。图3A显示出根据本发明一具体实例所形成之一范例SiGe HBT在实施第2图之步骤203后,某些特性之断面图。图3B显示出根据本发明一具体实例所形成之一范例SiGe HBT在实施第2图之步骤205后,某些特性之断面图。图3C显示出根据本发明一具体实例所形成之一范例SiGe HBT在实施第2图之步骤207后,某些特性之断面图。 |
