| 主权项 |
1.一种静电放电(electrostatic discharge,ESD)防护电路,适用于一高低压(mixed voltage)积体整合电路(integrated circuit,IC),包含有:至少一串接(cascode)电晶体对(transistor pair),每一对包含有:一第一NMOS(N-type metal oxide semiconductor)电晶体,设于一P型半导体层上,具有一闸极区、一汲极区以及一源极区,该汲极区耦合至该高低压IC之一接合焊垫,该闸极区耦合至该高低压IC之一低电源(low powersupply);以及一第二NMOS电晶体,设于该P型半导体层上,具有一闸极区、一汲极区以及一源极区,该源极区耦合至该高低压IC之一接地线(ground plane);其中该第一NMOS电晶体之源极区耦合至第二NMOS电晶体之汲极区,该第一NMOS电晶体之汲极区、该P型半导体层以及该第二NMOS电晶体之源极区分别构成一寄生之NPN双极性接面电晶体(bipolar junctiontransistor,BJT)之一集极、一基极以及一射极;以及一触发电流产生电路,于一ESD事件时,用以提供一触发电流与该基极,以触发该寄生之NPN双极性接面电晶体,并释放ESD电流,于正常操作时,则关闭该NPN双极性接面电晶体。2.如申请专利范围第1项之ESD防护电路,其中,该触发电流产生电路包含有:一电流产生器,具有一电流输入端,于该ESD事件时,耦接至该接合焊垫,以及一电流输出端,耦接至该寄生之NPN双极性接面电晶体之基极;以及一ESD侦测器,当侦测到该ESD事件时,用以开启该电流产生器,以触发该寄生之NPN双极性接面电晶体。3.如申请专利范围第2项之ESD防护电路,其中,该电流产生器包含有:一第三NMOS电晶体,具有一汲极,作为该电流输入端,一汲极,以及一源极;以及一第一PMOS电晶体,具有一源极,耦合至该第三NMOS电晶体之源极,一汲极,作为该电流输出端,以及一闸极。4.如申请专利范围第2项之ESD防护电路,其中,该ESD侦测器包含有:一电容,耦接于该接合焊垫与该第三NMOS电晶体的闸极之间;一限压器,由该低电源顺向串接至该第三NMOS电晶体之闸极;一第二PMOS电晶体,具有一闸极,耦合至该第一PMOS电晶体之闸极,一源极,耦合至该第三NMOS电晶体之闸极,以及一汲极;一第一电阻,耦接于该低电源与该第一PMOS电晶体之闸极之间;以及一第二电阻,耦接于该第二PMOS电晶体之汲极与该接地线之间。5.如申请专利范围第2项之ESD防护电路,其中,该ESD侦测器具有一侦测端,于该ESD事件时,耦合至该接合焊垫。6.如申请专利范围第5项之ESD防护电路,其中,该侦测端与该电流输入端均直接耦合至该接合焊垫。7.如申请专利范围第5项之ESD防护电路,其中,该ESD防护电路另包含有一上拉(pull-up)PMOS电晶体,串接于该低电源与该接合焊垫之间,具有一浮动N型井(floating N-well)。8.如申请专利范围第7项之ESD防护电路,其中,该侦测端直接耦合至该接合焊垫,该电流输入端直接耦合至该浮动N型井。9.如申请专利范围第7项之ESD防护电路,其中,该侦测端直接耦合至该浮动N型井,该电流输入端直接耦合至该接合焊垫。10.如申请专利范围第2项之ESD防护电路,其中,该电流产生器包含有一第三NMOS电晶体与一第四NMOS电晶体,堆叠于该接合焊垫与该接地线之间;该ESD侦测器包含有:一第一RC耦合电路,耦合于该接合焊垫与该低电源之间,具有一第一触发端,耦接至该第三NMOS电晶体之闸极;以及一第二RC耦合电路,耦合于该接合焊垫与该接地线之间,具有一第二触发端,耦接至该第四NMOS电晶体之闸极。11.如申请专利范围第1项之ESD防护电路,其中,该ESD防护电路另包含有一电源线间箝制电路,耦接于该低电源以及该接地线之间,用以箝制该低电源与该接地线之间的跨压。图式简单说明:第1图为一种习知的高低压输出入埠之输出埠电路;第2图为本发明之ESD防护电路的示意图;第3图为第2图中的串接NMOS电晶体对的元件剖面示意图;第4图为本发明之ESD防护电路中寄生在堆叠式NMOS电晶体对中的NPN BJT之电压电流图;第5图表示了一种,以0.25微米之CMOS(complementary MOS)制程制作的,堆叠式NMOS电晶体的人体放电模式(human body mode,HBM)之ESD防护效能比较图;第6图为运用基体触发技术之ESD防护电路的一电路示意图;第7图至第10图为第6图中之ESD防护电路分别于四种ESD事件时的放电路径示意图;以及第11图至第15图为第二至第六实施例的电路示意图。 |
