| 摘要 |
<P>L'invention concerne un circuit de suppression de faibles niveaux d'un signal d'entrée formé par un courant différentiel (D2+, D2-). Une première paire de transistors cascode (Q1, Q2) polarisés par une même tension de référence (Vr), applique une première fraction des composantes du courant différentiel sur deux premières résistances respectives (30, 31). Une deuxième paire de transistors cascode (Q3, Q4) polarisés par ladite tension de référence, fournit une deuxième fraction des composantes dudit courant différentiel à une sortie de courant différentiel (P+/P-) du circuit et à deux branches respectives d'un étage différentiel (Q5, Q6) recevant les tensions aux bornes des premières résistances. Deux sources de courant de suppression (33, 34) relient deux transistors (Q5, Q6) formant l'étage différentiel à un potentiel d'alimentation (GND) et sont reliées l'une à l'autre par une deuxième résistance (36 ).</P>
|
