发明名称 DMOS 트랜지스터를 제조하기 위한 방법
摘要 제1도전형을 갖는 반도체 층의 표면에 반도체 디바이스를 제조하기 위한 방법이 제공된다. 반도체 층 위에 그와는 절연되게 게이트 도전층이 형성되는데 이것은 개구를 한정하는 선정된 패턴을 갖는다. 그 다음 제2 도전형의 웰이 게이트 도전층의 측벽과의 자기 정합에 의해 반도체 층의 표면 내에 주입된다. 제1 도전층의 제1 표면 영역은 웰 내에 형성되어 게이트 도전층의 측벽과 자기 정합된다. 희생 측벽 층이 제2의 더 좁은 개구를 한정하는 개구 내에 형성되어, 제2 도전형의 표면 영역이 희생 측벽과 자기 정합된 웰 내에 형성된다. 그러면 제2 도전형의 제2 표면 영역이 제1 표면 영역 내에 형성되고 희생 측벽과 자기 정합된다. 제1 및 제2 표면 영역은 반도체 층의 표면에서 제2 표면 영역이 제1 표면 영역에 의해 둘러싸이도록 구성된다. 희생 측벽은 제거되고 더 얇은 절연 측벽이 개구 내에 형성된다. 이 방법에서, 제2 표면 영역을 둘러싸는 제1 표면 영역 뿐만 아니라 제2 표면 영역도 노출된다. 결과적으로, 상기 반도체 층의 표면에 노출된 제2 표면 영역 및 제2 표면 영역을 둘러싸는 노출된 제1 표면 영역과 접촉하는 소오스 전극이 형성된다.
申请公布号 KR100289474(B1) 申请公布日期 2001.06.01
申请号 KR19920011089 申请日期 1992.06.25
申请人 null, null 发明人 새트윈더 말히;테일러 알. 이플랜드
分类号 H01L21/265;H01L21/336;H01L29/10;H01L29/78 主分类号 H01L21/265
代理机构 代理人
主权项
地址