发明名称 串行闪速存储器装置中的并发读写操作
摘要 一种控制NVM装置的方法,该方法可以包括以下步骤:(i)通过接口接收来自主机的写入命令;(ii)响应于所述写入命令在存储器阵列的第一阵列层面上开始执行写入操作,其中,所述存储器阵列包括按多个阵列层面设置的多个NVM单元;(iii)通过所述接口接收来自所述主机的读取命令;(iv)响应于在执行所述写入操作期间检测到的所述读取命令而挂起所述写入操作;(v)响应于所述读取命令在第二阵列层面上开始执行读取操作;以及(vi)在所述读取操作已经至少部分执行之后恢复所述写入操作。
申请公布号 CN105336367A 申请公布日期 2016.02.17
申请号 CN201510394214.6 申请日期 2015.07.07
申请人 爱德斯托科技有限公司 发明人 G·英特拉特;B·佩德森;S·霍麦尔;D·刘易斯;S·特林
分类号 G11C16/06(2006.01)I;G11C16/26(2006.01)I 主分类号 G11C16/06(2006.01)I
代理机构 北京三友知识产权代理有限公司 11127 代理人 李辉;吕俊刚
主权项 一种非易失性存储器装置,即NVM装置,所述非易失性存储器装置包括:接口,所述接口被设置成接收来自主机的写入命令和读取命令;存储器阵列,所述存储器阵列包括按多个阵列层面设置的多个NVM单元;以及存储器控制器,所述存储器控制器被设置成,响应于所述写入命令在所述多个阵列层面中的第一阵列层面上执行写入操作,并且响应于所述读取命令在所述多个阵列层面中的第二阵列层面上执行读取操作,其中,所述存储器控制器被设置成,响应于在执行所述写入操作期间检测到的所述读取命令而挂起所述写入操作,并且,所述存储器控制器被设置成,在所述读取操作已经至少部分执行之后恢复所述写入操作。
地址 美国加利福尼亚州