发明名称 一种带有标准SPI总线接口的扩展IO口电路
摘要 本实用新型公开了带有标准SPI总线接口的扩展IO口电路,利用与门和非门形成相关组合逻辑控制串行输入并行输出芯片和并行输入串行输出芯片,实现带有标准SPI总线接口的任意多个高低电平输入和输出接口。该电路可应用于数字电路设计与相关控制领域,配合市场上绝大多数片上集成SPI总线控制器的MCU设计扩展任意多个IO口电路,同时该电路简单实用,实现价格成本低。
申请公布号 CN204496211U 申请公布日期 2015.07.22
申请号 CN201520050637.1 申请日期 2015.01.23
申请人 安徽白鹭电子科技有限公司 发明人 田兴龙
分类号 G05B19/042(2006.01)I 主分类号 G05B19/042(2006.01)I
代理机构 安徽合肥华信知识产权代理有限公司 34112 代理人 余成俊
主权项 一种带有标准SPI总线接口的扩展IO口电路,所述标准SPI总线包括串行时钟输入线SCK、串行数据输入线MOSI、串行数据输出线MISO以及片选线<img file="dest_path_FDA0000722855740000011.GIF" wi="105" he="73" />所述扩展IO口电路包括串行输入并行输出芯片、并行输入串行输出芯片和逻辑电路,其特征在于:所述串行数据输出线MISO连接并行输入串行输出芯片,所述串行数据输入线MOSI通过逻辑电路连接串行输入并行输出芯片,所述串行时钟输入线SCK和片选线<img file="dest_path_FDA0000722855740000012.GIF" wi="78" he="75" />通过逻辑电路连接串行输入并行输出芯片、并行输入串行输出芯片;所述的串行输入并行输出芯片和逻辑电路将串行数据输入信号线MOSI的串行输入数据转化成并行输出接口对应的高低电平信号;所述并行输入串行输出芯片和逻辑电路将并行输入接口的高低电平信号转化成串行数据输出信号线MISO对应的串行输入数据;所述逻辑电路通过片选信号<img file="dest_path_FDA0000722855740000013.GIF" wi="80" he="75" />控制实现在串行时钟SCK的上升沿SPI总线输出数据、下降沿SPI总线采样数据。
地址 230088 安徽省合肥市高新区文曲路8号