主权项 |
一种带有标准SPI总线接口的扩展IO口电路,所述标准SPI总线包括串行时钟输入线SCK、串行数据输入线MOSI、串行数据输出线MISO以及片选线<img file="dest_path_FDA0000722855740000011.GIF" wi="105" he="73" />所述扩展IO口电路包括串行输入并行输出芯片、并行输入串行输出芯片和逻辑电路,其特征在于:所述串行数据输出线MISO连接并行输入串行输出芯片,所述串行数据输入线MOSI通过逻辑电路连接串行输入并行输出芯片,所述串行时钟输入线SCK和片选线<img file="dest_path_FDA0000722855740000012.GIF" wi="78" he="75" />通过逻辑电路连接串行输入并行输出芯片、并行输入串行输出芯片;所述的串行输入并行输出芯片和逻辑电路将串行数据输入信号线MOSI的串行输入数据转化成并行输出接口对应的高低电平信号;所述并行输入串行输出芯片和逻辑电路将并行输入接口的高低电平信号转化成串行数据输出信号线MISO对应的串行输入数据;所述逻辑电路通过片选信号<img file="dest_path_FDA0000722855740000013.GIF" wi="80" he="75" />控制实现在串行时钟SCK的上升沿SPI总线输出数据、下降沿SPI总线采样数据。 |