发明名称 |
多芯片交错堆栈的封装结构 |
摘要 |
本发明提供一种多芯片交错堆栈的封装结构,由一个具有多个相对排列的内引脚群、多个外引脚群、汇流架、芯片承座所组成的导线架,以及一个由多个第一芯片及多个第二芯片交互交错堆栈而成的多芯片交错堆栈结构所组成,其中芯片承座配置于多个相对排列的内引脚群之间,且与多个相对排列的内引脚群形成高度差,而多芯片交错堆栈结构与芯片承座接合后,使用打线工艺将多个第一芯片及多个第二芯片各自完成电连接后再与多个成相对排列的内引脚群电连接。 |
申请公布号 |
CN101236959A |
申请公布日期 |
2008.08.06 |
申请号 |
CN200710003329.3 |
申请日期 |
2007.02.02 |
申请人 |
南茂科技股份有限公司 |
发明人 |
陈煜仁;林勇志 |
分类号 |
H01L25/00(2006.01);H01L25/065(2006.01);H01L23/488(2006.01);H01L23/495(2006.01);H01L23/31(2006.01) |
主分类号 |
H01L25/00(2006.01) |
代理机构 |
北京连和连知识产权代理有限公司 |
代理人 |
王光辉 |
主权项 |
1. 一种多芯片交错堆栈的封装结构,其特征是包含:导线架,由多个相对排列的内引脚群、多个外引脚群以及芯片承座所组成,其中上述芯片承座配置于上述多个相对排列的内引脚群之间,且与上述多个相对排列的内引脚群形成一高度差;多芯片交错堆栈结构,固接于上述芯片承座之上,上述多芯片交错堆栈结构由多个第一芯片及多个第二芯片交互交错堆栈而成,且上述多芯片交错堆栈结构的上述多个第一芯片及上述多个第二芯片与上述多个成相对排列的内引脚群电连接;封装体,包覆上述多芯片交错堆栈结构及上述导线架,上述多个外引脚群伸出于上述封装体外;其中上述多芯片交错堆栈结构中的每一上述第一芯片的有源面上的一侧边附近配置并暴露多个焊垫及每一上述多个第二芯片的有源面上相对于上述第一芯片的上述多个暴露焊垫的另一侧边附近亦配置并暴露多个焊垫。 |
地址 |
台湾省新竹县新竹科学工业园区研发一路1号 |