| 主权项 |
1.一种差动正反器,其系包含: 一主单元,其系包含: 一个具有第一差动输入与第一差动输出的第一资 料设置电路, 一个连接到该第一资料设置电路的该输入之第一 资料储存电路, 一个具有互补时脉输入之差动时脉电路,用以交替 地将资料设置并且储存在该资料设置以及资料储 存电路中,以及 一个差动重置电路,其系接到差动输出并且回应于 一重置信号操作,而驱动该差动输出成为一个预定 的逻辑位准,该差动重置电路系包含相匹配的互补 重置驱动电路;以及 一个从属单元,其系形成实质上相似于主单元,该 从属单元系具有连接到主单元第一差动输出的第 二差动输入。 2.根据申请专利范围第1项之差动正反器,其中: 该相匹配的互补重置驱动器电路系包含一重置驱 动器路径以及一重置互补驱动器路径,该两路径皆 具有相匹配之电容。 3.根据申请专利范围第2项之差动正反器,其中: 该重置驱动器以及互补驱动器之路径每一者皆包 含单一个驱动器。 4.根据申请专利范围第3项之差动正反器,其中: 每一个单一驱动器系包含单一的电晶体。 5.根据申请专利范围第1项之差动正反器,其中: 相匹配的互补重置驱动器电路包含操作在匹配参 数下的电路。 6.根据申请专利范围第1项之差动正反器,其中: 已匹配的互补重置驱动器电路包含具有相匹配的 尺寸之电晶体。 7.根据申请专利范围第1项之差动正反器,其中: 差动重置电路包含一回应于逻辑信号之输入,以及 一直接连接到差动输出之输出。 8.根据申请专利范围第1项之差动正反器,其中: 每一个相匹配的互补重置驱动器包含单一的电晶 体。 9.一种回应于自动测试设备中所使用的图样时序 资料之时序电路,该时序电路包含: 一系统时脉,其系用来产生预定宽度的时脉脉波; 一差动D型正反器,其系具有一用来接收图样时序 资料的时序资料输入、一连接到系统时脉的时脉 输入、一输出、以及一重置电路,其重置电路具有 一重置输入,并且回应于一重置信号,用以驱动输 出成为预定的状态; 一延迟构件,其系连接到差动D型正反器的输出以 及差动D型正反器的重置输入。 10.根据申请专利范围第9项之时序电路,其中该重 置电路包含相匹配的互补重置驱动器电路。 图式简单说明: 图1为一种传统的差动正反器之高阶方块图; 图2为图1的传统重置电路之部分电路图示; 图3为根据本发明其中一种型式的差动正反器之电 路示意图;以及 图4为使用图3的差动D型正反器之时序电路方块图 。 |
