| 主权项 |
1.一种记忆体晶片测试装置,系由容置盒体、导电 基板、共用座以及抵压块所组成,其中: 该容置盒体系设置有座体与盖体,且座体系呈上下 贯通状态; 该导电基板系设置于座体之底部,且导电基板设有 复数嵌置槽,并于嵌置槽内嵌设有导电橡胶; 该共用座系设置于导电基板上方,且共用座具有可 收容预设记忆体晶片之容置空间,而容置空间系可 与导电基板相通连; 该抵压块系收容于共用座之容置空间内,且抵压块 可抵压预设记忆体晶片使其与导电橡胶呈电性连 接。 2.如申请专利范围第1项所述之记忆体晶片测试装 置,其中该盖体系于一侧设有枢接轴与盖体相连接 ,且盖体另侧设有卡扣部以扣合于座体之扣合槽。 3.如申请专利范围第1项所述之记忆体晶片测试装 置,其中该盖体于两侧分别设有卡扣部,而卡扣部 为透过弹簧与盖体结合,且盖体两侧之卡扣部分别 扣合于座体两侧之扣合槽。 4.如申请专利范围第1项所述之记忆体晶片测试装 置,其中该导电基板所嵌设的导电橡胶之厚度系大 于导电基板之厚度。 5.如申请专利范围第1项所述之记忆体晶片测试装 置,其中该共用座系设置有一个或一个以上之容置 空间。 6.如申请专利范围第1项所述之记忆体晶片测试装 置,其中该记忆体晶片测试装置系设置有可调整抵 压块之厚度的调整块。 7.如申请专利范围第6项所述之记忆体晶片测试装 置,其中该调整块为胶带、贴纸或具增加调整块厚 度之等效结构。 8.如申请专利范围第1项所述之记忆体晶片测试装 置,其中该抵压块设有可供固定件穿入之复数穿孔 ,且抵压块可透过固定件固定于容置盒体之盖体上 。 9.如申请专利范围第1项所述之记忆体晶片测试装 置,其中该记忆体晶片测试装置系设置有可调整抵 压块之厚度的垫块。 10.如申请专利范围第1项所述之记忆体晶片测试装 置,其中该抵压块设有可供垫块穿入之复数透孔。 图式简单说明: 第一图 系为本创作较佳实施例之立体外观图。 第二图 系为本创作较佳实施例之立体分解图。 第三图 系为本创作抵压块之剖视图。 第四图 系为本创作较佳实施例于测试前之剖视图 。 第五图 系为本创作较佳实施例于测试后之剖视图 。 第六图 系为本创作另一较佳实施例之立体外观图 。 第七图 系为不同记忆体晶片之脚位示意图。 第八A图 系为本创作共用座第一实施例之示意图 。 第八B图 系为本创作共用座第二实施例之示意图 。 第八C图 系为本创作共用座第三实施例之示意图 。 第八D图 系为本创作共用座第四实施例之示意图 。 第八E图 系为本创作共用座第五实施例之示意图 。 第八F图 系为本创作共用座第六实施例之示意图 。 第八G图 系为本创作共用座第七实施例之示意图 。 |
