| 摘要 |
<p>In einer Anordnung mit einer Master-Einheit und mehreren Slave-Einheiten (1 ... 5), auf welche die Master-Einheit mit Adressen über einen Adreß-, Daten- und Steuerleitungen (SL, AL, DL) aufweisenden Bus (SYB) lesend und/oder schreibend zugreift, wird die Einstellung der Zugriffsadressen dadurch vereinfacht, daß die Slave-Einheiten (1 ... 5) jeweils ein durch ein Adreßeinstellsignal (SEL0, SEL1, SEL2, SEL3, SEL4) aktivierbares Adreßregister (BC) aufweisen, daß während einer Adreßeinstellphase die Adreßeinstellsignale (SEL0, SEL1, SEL2, SEL3, SEL4) taktgesteuert freischaltbar sind, daß die Master-Einheit der Slave-Einheit, deren Adreßeinstellsignal (SEL0, SEL1, SEL2, SEL3, SEL4) freigeschaltet ist, die Zugriffsadresse über die Datenleitungen in das Adreßregister (BC) einschreibt und daß die Slave-Einheit (1 ... 5) nach der Adreßeinstellung das Adreßeinstellsignal (SEL0, SEL1, SEL2, SEL3, SEL4) der nächsten Slave-Einheit (1, ...) freischaltet. Die Erfindung wird angewandt in speicherprogrammierbaren Steuerungen.</p> |
