发明名称 |
半导体器件的制造方法 |
摘要 |
本发明提供一种半导体器件的制造方法,本发明的课题在于抑制半导体器件的特性产生偏差。该半导体器件的制造方法具有:对具有凸构造且形成有第一含硅层的衬底进行研磨的工序;取得研磨后的第一含硅层的面内的膜厚分布数据的工序;基于膜厚分布数据,决定使衬底的中心侧的膜厚和衬底的外周侧的膜厚之差减小的处理条件的工序;供给处理气体来形成第二含硅层,并且基于处理条件,以使衬底的中心侧的处理气体的活性种的浓度和衬底的外周侧的处理气体的活性种的浓度不同的方式使处理气体活化,来修正由第一含硅层和第二含硅层构成的层叠膜的膜厚的工序。 |
申请公布号 |
CN106449408A |
申请公布日期 |
2017.02.22 |
申请号 |
CN201610639151.0 |
申请日期 |
2016.08.05 |
申请人 |
株式会社日立国际电气 |
发明人 |
中山雅则;菊池俊之;须田敦彦;丰田一行;松井俊 |
分类号 |
H01L21/336(2006.01)I;H01L21/304(2006.01)I;H01L21/66(2006.01)I;H01L21/02(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
陈伟;闫剑平 |
主权项 |
一种半导体器件的制造方法,其特征在于,具有:对具有凸构造的衬底的形成在该凸构造侧的第一含硅层进行研磨的工序;取得在实施了所述研磨之后的所述第一含硅层的面内的膜厚分布数据的工序;基于所述膜厚分布数据,针对具有所述第一含硅层和第二含硅层的层叠膜,决定使该层叠膜的位于所述衬底的中心侧的膜厚与位于所述衬底的外周侧的膜厚之差减小的处理条件的工序,其中,所述第二含硅层由与所述第一含硅层不同的化合物形成在该第一含硅层上;以及供给处理气体来形成所述第二含硅层,并且每当形成所述第二含硅层时,基于所述处理条件,以使所述衬底的中心侧的所述处理气体的活性种的浓度和所述衬底的外周侧的所述处理气体的活性种的浓度不同的方式使所述处理气体活化,来修正所述层叠膜的膜厚的工序。 |
地址 |
日本东京都 |