| 摘要 |
디바이스는, 기판 위의 제어 게이트 구조와, 상기 기판 위의 메모리 게이트 구조로서, 상기 메모리 게이트 구조는 메모리 게이트 전극 및 메모리 게이트 스페이서를 구비하며, 상기 메모리 게이트 전극은 L자형 구조인 것인, 메모리 게이트 구조와, 상기 제어 게이트 구조와 상기 메모리 게이트 구조 사이에 형성되는 전하 저장층과, 상기 메모리 게이트 구조의 측벽에 따른 제1 스페이서와, 상기 메모리 게이트 구조의 상면 위의 제2 스페이서와, 상기 기판 내에 형성되고, 상기 메모리 게이트 구조에 인접한 제1 드레인/소스 영역과, 상기 기판 내에 형성되고, 상기 제어 게이트 구조에 인접한 제2 드레인/소스 영역을 포함한다. |
