发明名称 评估时钟偏移的方法和装置
摘要 提供了用于评估时钟偏移的方法和装置,所述方法包括:获取电路中各个时钟树对应的基本时钟偏移;判断两个单元是否位于同一时钟域中;在其位于不同时钟域的情况下,将单元之间的时钟偏移评估为,两个单元分别对应的时钟树的基本时钟偏移中较大的一个;在两个单元位于同一时钟域的情况下,进一步判断其是否位于同一电路层级逻辑块中;在其位于不同层级逻辑块的情况下,将单元之间的时钟偏移评估为,两个单元所在的时钟树的基本时钟偏移加上由不同层级逻辑块引起的时钟偏移。所述装置与方法对应。利用上述方法和装置,能够更加准确地评估电路中的时钟偏移,从而提高电路设计的效率。
申请公布号 CN102955869B 申请公布日期 2015.04.08
申请号 CN201110254111.1 申请日期 2011.08.30
申请人 国际商业机器公司 发明人 李恭琼;戴红卫;谈珺;牛佳
分类号 G06F17/50(2006.01)I 主分类号 G06F17/50(2006.01)I
代理机构 北京市中咨律师事务所 11247 代理人 周良玉;于静
主权项 一种用于评估时钟偏移的方法,包括:获取电路中各个时钟树对应的基本时钟偏移;判断电路中的第一单元和第二单元是否位于同一时钟域中;响应于第一单元和第二单元位于不同时钟域,将第一单元和第二单元之间的时钟偏移评估为,第一单元和第二单元分别对应的时钟树的基本时钟偏移中较大的一个;响应于第一单元和第二单元位于同一时钟域,进一步判断第一单元和第二单元是否位于同一电路层级逻辑块中;响应于第一单元和第二单元位于不同层级逻辑块,将第一单元和第二单元之间的时钟偏移评估为第一单元和第二单元所在的时钟树的基本时钟偏移加上由不同层级逻辑块引起的时钟偏移,其中:响应于第一单元位于电路顶层的逻辑块中,第二单元位于与顶层相隔n个层级的逻辑块中,所述由不同层级逻辑块引起的时钟偏移为,第二单元与电路顶层的逻辑块层级差异引起的时钟偏移;响应于第一单元和第二单元分别位于与顶层相隔m和n个层级的逻辑块中,所述由不同层级逻辑块引起的时钟偏移为,第一单元和第二单元各自与电路顶层的逻辑块层级差异引起的时钟偏移中的较大的一个;通过公式<img file="FDA0000658758740000011.GIF" wi="336" he="93" />计算各个单元与电路顶层的逻辑块层级差异引起的时钟偏移,其中CLi是从第i级逻辑块到第i+1级逻辑块的时钟路径所引起的时钟延迟。
地址 美国纽约