一种用于密码学运算的微处理器内核

摘要

一种用于密码学运算的微处理器内核，涉及信息安全领域的密码学技术。本发明与程序存储器及数据存储器相互连接，用于加速密码学的运算。本发明包括：指令寄存器，指令译码单元，包括程序计数器、堆栈指针、数据指针、加速模块指针、数据寄存器、索引寄存器、比较寄存器和位寄存器的寄存器堆，数据运算单元，程序地址产生单元，程序存储器接口，数据存储器接口，密码学加速模块接口和密码学加速模块。同现有技术相比，本发明通过软硬件结合的方式，既可以获得较高的运算速度，又能获得算法功能的灵活性和通用性，具有成本低，性能高，功能可配置，灵活通用的特点。

主权项

1.一种用于密码学运算的微处理器内核，它与程序存储器(2)及数据存储器(3)相互连接，用于加速密码学的运算，其特征在于，它包括：指令寄存器(11)，存储当前执行的程序指令字并将指令发送给指令译码单元(12)；指令译码单元(12)，译码并执行指令寄存器(11)中的程序指令字，产生微处理器内核(1)中各部分电路的控制信号；寄存器堆(13)，包括程序计数器(131)、堆栈指针(132)、数据指针(133)、加速模块指针(134)、数据寄存器(135)、索引寄存器(136)、比较寄存器(137)和位寄存器(138)；数据运算单元(14)，对寄存器堆(13)中的寄存器进行各种运算操作；程序地址产生单元(15)，产生下一条程序指令在程序存储器(2)中的存储地址；程序存储器接口(16)，实现指令寄存器(11)或数据寄存器(135)从程序存储器(2)的数据读取；数据存储器接口(17)，实现数据寄存器(135)和数据存储器(3)之间的数据交换；密码学加速模块接口(18)，实现数据寄存器(135)和密码学加速模块(19)之间的数据交换；密码学加速模块(19)，包含一个供DES程序调用的DES算法加速模块(191)，实现DES算法硬件加速功能；还包含一个供AES算法程序调用的AES算法加速模块(192)，实现AES算法硬件加速功能。