一种用以形成自我对准接触窗之两段式蚀刻方法

摘要

本发明系为一种用以形成自我对准接触窗之两段式蚀刻方法，主要系利用一氮化矽闸极边墙结构以及一氮化矽闸极顶盖以在MOSFET元件中实现自我对准接触窗的方法，尤其是应用在动态随机存取记忆体元件的制作上。其中位元线接触窗是形成在两相邻字线之间，每一字线都有一氮化边墙结构。接触窗的蚀刻需要有高度氧/氮蚀刻选择率。目前的蚀刻剂仰赖在氮化矽表面形成一聚合物以增强氧/氮蚀刻选择率。然而，在高密度动态随机存取记忆体制程中，接触窗的宽度少于0.35微米(micron)，为了获得高蚀刻选择率而产生的聚合物会使得接触窗在被完全蚀刻之前就会因为聚合物相连而闭合。如此将造成断路或是无法接受的高电阻接触窗。另一方面，假若调整蚀刻剂以致于产生太少的聚合物，氮化顶盖以及边墙结构会变薄或是被蚀刻过甚，以致于闸极和源/汲极发生短路的情况。本发明揭露一种两段式的蚀刻步骤，使得接触窗口一开始会以高蚀刻选择率蚀刻，接着，当接触窗口通道变窄的时候，聚合物形成速率就下降以避免聚合物相连并保证接触窗区域内的绝缘体能被移除。本方法显示出在相同RIE工具中，连续的蚀刻步骤以及聚合物和光阻的移除。

主权项

1.一种用以在一半导体单元上形成一个与MOSFET元件的闸极电极相邻的自我对准接触窗口之两段式蚀刻方法,包括:(a)提供一矽晶圆,其上有由一绝缘层顶盖、一边墙结构以及一位于该矽晶圆表面内相邻于该边墙结构的主动半导体单元,所共同组成的垂直堆叠闸极;(b)于该矽晶圆之上沈积一绝缘层;(c)将该绝缘层平坦化;(d)于该绝缘层之上沈积一光阻层;(e)定义该光阻层以划分出一接触窗口;(f)于第一时间阶段,利用RIE法蚀刻该绝缘层,以第一种氟化环丁烷(C4F8)以及CH3F气体搭配第一种射频功率密度的氩载气,使得聚合物形成在裸露于外的该绝缘层顶盖以及该绝缘边墙结构表面之上;(g)于第二时间阶段,利用RIE法蚀刻该绝缘层,以第二种氟化环丁烷(C4F8)以及CH3F气体搭配第二种射频功率密度的氩载气;(h)于第三阶段中,为了藉由载气中的氧化气体移除剩余的聚合物,所以一方面连续的增加氧的流率,另一方面同时连续的降低射频功率密度,使得剩余的聚合物能从该接触窗口以及该裸露的主动半导体单元中移除;(I)藉由成灰法(ashing)移除该光阻层;并且(j)在该接触窗口中沈积一导电材料以形成一自我对准接触窗口。2.如申请专利范围第1项所述之方法,其中该绝缘层可以选择用二氧化矽、磷矽玻璃以及硼磷矽玻璃。3.如申请专利范围第1项所述之方法,其中该绝缘层顶盖以及该绝缘边墙结构的成分是氮化矽。4.如申请专利范围第1项所述之方法,其中该接触窗的宽度于底部算起约在0.1到0.4nm之间。5.如申请专利范围第1项所述之方法,其中该垂直堆叠结构的高度约在230到500nm之间。6.如申请专利范围第1项所述之方法,其中该边墙结构的厚度于底部算起约在50到100nm之间。7.如申请专利范围第1项所述之方法,其中该绝缘层顶盖的厚度约在150到250nm之间。8.如申请专利范围第1项所述之方法,其中该第一种气体流包括流率介于10到15 SCCM之间的C4F8,以及流率介于8到15 SCCM之间的CH3F。9.如申请专利范围第1项所述之方法,其中该第二种气体流包括C4F8,流率为第一种气体流的10%以及CH3F,流率为第一种气体流的30%。10.如申请专利范围第1项所述之方法,其中该第一种射频功率密度为4.6 Watts/cm2附近。11.如申请专利范围第1项所述之方法,其中该第二种射频功率密为5.2 Watts/cm2左右。12.如申请专利范围第1项所述之方法,其中该氩载气的流率调整到维持整个炉管的气压约在2到10 mTorr的位准之间。13.如申请专利范围第1项所述之方法,其中该连续增加的氧流率分别为20-30.30-50以及80-200 SCCM,该连续降低的射频功率则分别为0.46.0.39以及0.31Watts/cm2。14.一种用以形成动态随机存取记忆体元件的在一半导体单元上形成一个与MOSFET元件的闸极电极相邻的自我对准接触窗口之两段式蚀刻方法,该动态随机存取记忆体元件在半导体单元中两相邻的字线之间有一自我对准的位元线接触窗,其步骤,包括:(a)提供一具有闸极氧化层的矽晶圆,该闸极氧化层位于一导电层之下;(b)于该导电层之上沈积一二氧化矽层;(c)于该二氧化矽层之上沈积第一个氮化矽层;(d)沈积第一个光阻层并定义之,以划分出衆多的字线;(e)分等向性地蚀刻该第一个氮化矽层、该第一个二氧化矽层以及该导电层,以形成字线;(f)植入第一道杂质原子;(g)移除该光阻层;(h)沈积第二层氮化矽层;(i)非等向性地蚀刻该第二个氮化矽层,以在该字线毗邻之处形成氮化矽边墙结构;(j)植入第二道杂质原子以形成一半导体单元;(k)于该矽晶圆之上沈积一绝缘层;(l)将该绝缘层平坦化;(m)于该绝缘层之上沈积第二层光阻层;(n)定义该第二层光阻层以在相邻的字线之间划分出位元线接触窗口;(o)于第一时间阶段,利用RIE法蚀刻该绝缘层,以第一种氟化环丁烷(C4F8)以及CH3F气体搭配第一种射频功率密度的氩载气,使得聚合物形成在裸露于外的氮化矽表面之上;(p)于第二时间阶段,利用RIE法蚀刻该绝缘层,以第二种氟化环丁烷(C4F8)以及CH3F气体搭配第二种射频功率密度的氩载气,以形成位元线接触窗口;(q)于第三阶段中,为了藉由载气中的氧化气体移除剩余的聚合物,所以一方面连续的增加氧的流率,另一方面同时连续的降低射频功率密度;(r)藉由成灰法移除该光阻层;(s)在该位元线接触窗中沈积一导电材料以形成位元线自我对准接触窗;(t)于该位元线接触窗之上形成一位元线;并且(u)成长储存电容器。15.如申请专利范围第14项所述之方法,其中该绝缘层可以选择用二氧化矽、磷矽玻璃以及硼磷矽玻璃。16.如申请专利范围第14项所述之方法,其中该位元线接触窗的宽度约在0.1到0.4nm之间。17.如申请专利范围第14项所述之方法,其中该氮化矽边墙结构的厚度约在50到100nm之间。18.如申请专利范围第14项所述之方法,其中相邻的字线间距约在0.18到0.35nm之间。19.如申请专利范围第14项所述之方法,其中该第一种气体流包括流率介于10到15 SCCM之间的C4F8,以及流率介于8到15 SCCM之间的CH3F。20.如申请专利范围第14项所述之方法,其中该第二种气体流包括C4F8,流率为第一种气体流的10%,以及CH3F,流率为第一种气体流的30%。21.如申请专利范围第14项所述之方法,其中该第一种射频功率密度为4.6 Watts/cm2附近。22.如申请专利范围第14项所述之方法,其中该第二种射频功率密为5.2Watts/cm2左右。23.如申请专利范围第14项所述之方法,其中该氩载气的流率调整到维持整个炉管的气压约在2到10 mTorr的位准之间。24.如申请专利范围第14项所述之方法,其中该连续增加的氧流率分别为20-30.30-50以及80-200 SCCM,该连续降低的射频功率则分别为0.46.0.39以及0.31 Watts/cm2。25.如申请专利范围第14项所述之方法,其中该导电材料是钨。图式简单说明:图一是一部分动态随机存取记忆体元件的横截面图,其中自我对准的位元线接触窗孔洞已经被蚀刻到绝缘层的位置,所使用的方法是利用具有高度氧对氮蚀刻选择率的单一步骤蚀刻法。图二是一部分动态随机存取记忆体元件的横截面图,其中自我对准的位元线接触窗孔洞已经被蚀刻到绝缘层的位置,所使用的方法是利用具有低度氧对氮蚀刻选择率的单一步骤蚀刻法。图三是一部分动态随机存取记忆体元件的横截面图,其中自我对准的位元线接触窗孔洞之尺寸大小尚小于图一和图二中所示的图形。图三所示的接触窗孔洞已经被蚀刻到绝缘层的位置,所使用的方法是利用具有高度氧对氮蚀刻选择率的单一步骤蚀刻法。图四A至图四G为一部分动态随机存取记忆体元件的横截面图,用以说明根据本发明的详细说明,于制作自我对准的位元线接触窗孔洞时的一连串制程步骤。图五是图示说明在本发明中所使用的反应气体流率(flow rate)对时间的变化图以及施加的射频功率对时间的变化图。