| 主权项 |
1.一种随机存取式磁性记忆体(MRAM),其具有:一种由许多记忆胞(1)所构成之记忆胞阵列(11),这些记忆胞以矩阵形式配置在字元线(3)和感测线(4)之相交点处,记忆胞之逻辑资料内容是由磁性状态来定义;一种配属于字元线(3)之定址电路,所选取之一个或多个记忆胞(1)(其资料内容应被读出)之字元线藉此种定址电路而被施加一种读出电压(V);一种配属于感测线(4)之评估电路,藉此评估电路可测得或评估一种与所选取之记忆胞之资料内容相对应之信号,该评估电路具有一种比较电路(16),藉此比较电路(16)可对一种由参考元件所供应之参考信号(Vr)来和即将读出之记忆胞之感测信号(Vs)进行比较,其特征为:参考元件(17)配置在记忆胞阵列(11)之外部且此参考元件之电性或磁性被调整而改变。2.一种随机存取式磁性记忆体(MRAM),其具有:一种由许多记忆胞(1)所构成之记忆胞阵列(11),这些记忆胞以矩阵形式配置在字元线(3)和感测线(4)之相交点处,记忆胞之逻辑资料内容是由磁性状态来定义;一种配属于字元线(3)之定址电路,所选取之一个或多个记忆胞(1)(其资料内容应被读出)之字元线藉此种定址电路而被施加一种读出电压(V);一种配属于感测线(4)之评估电路,藉此评估电路可测得或评估一种与所选取之记忆胞之资料内容相对应之信号,该评估电路具有一种比较电路(16),藉此比较电路(16)可对一种由参考元件所供应之参考信号(Vr)来和即将读出之记忆胞之感测信号(Vs)进行比较,其特征为:参考元件由记忆胞阵列之记忆胞(1)(参考晶胞)所构成。3.如申请专利范围第1或第2项之磁性记忆体,其中设有开关(14),字元线(3)和感测线(4)可藉由开关(14)而分别与接地相连接。4.如申请专利范围第1或第2项之磁性记忆体,其中所选取之记忆胞和参考元件至少在一侧是虚接地。5.如申请专利范围第1或第2项之磁性记忆体,其中比较电路(16)由感测信号(Vs)和参考信号(Vr)而供应一种差动信号。6.如申请专利范围第1或第2项之磁性记忆体,其中参考元件之电性或磁性是依据记忆胞(1)之电性或磁性来调整。7.如申请专利范围第1或第2项之磁性记忆体,其中参考元件(17)是与参考放大器电路(18)相连接。8.如申请专利范围第1或第2项之磁性记忆体,其中该记忆胞阵列中相连接之记忆胞划分成多个不同之晶胞区(19),这些品胞区具有几乎相同之电性或磁性,且对每一晶胞区而言配置一种已调整之参考信号或配置一种特定之参考元件。9.如申请专利范围第2项之磁性记忆体,其中参考晶胞(1R)之信号经由感测线(4)而与参考放大器电路(18)相连接。10.如申请专利范围第2或第9项之磁性记忆体,其中由记忆胞阵列之记忆胞所构成之参考元件(1R)是位于此种即将读出之记忆胞(1A)之相邻之字元线(3)上及/或感测线(4)上。11.如申请专利范围第2项之磁性记忆体,其中参考晶胞(1R)之字元线(3)是与参考放大器电路(18)相连接。12.如申请专利范围第11项之磁性记忆体,其中设置多个与此种即将读出之记忆胞(1A)相邻而配置之参考晶胞。13.如申请专利范围第12项之磁性记忆体,其中这些参考晶胞一起与参考放大器电路(18)相连接。14.如申请专利范围第12或第13项之磁性记忆体,其中这些参考晶胞可施加一种与该即将读出之记忆胞者不同之电压位准。15.如申请专利范围第1或第2项之磁性记忆体,其中比较电路(16)是由差动放大器电路(16A)所构成,电阻(16B)配属于该差动放大器电路(16A),电阻(16B)之一端是与差动放大器(16A)之输入端相连接且电阻(16B)之另一端是与(16A)之输出端相连接,且这些电阻是连接在差动放大器之各输入端之前。16.如申请专利范围第1或第2项之磁性记忆体,其中该比较电路(16)一方面是连接于参考放大器电路(18)之前以便使该参考元件(17)或参考晶胞(1R)之信号加工成参考信号(Vr)且另一方面是连接于感测线放大器电路(12)之前,此种电路(12)可将此种即将读出之记忆胞(1A)之信号加工成感测信号(Vs)。17.一种磁性记忆体,其特征为:磁性记忆胞施加在基板(2)上之字元线(4)上,在字元线(4)上施加一些由第一磁性材性(5),磁性隧道位障(6)及第二磁性材料(7)所构成之层,在此种层上施加一些与字元线相交之感测线(4)。18.如申请专利范围第17项之磁性记忆体,其中第一磁性材料在磁性上较第二磁性材料还软。19.如申请专利范围第17或第18项之磁性记忆体,其中第一型式之磁性层(8)形成一种磁性参考层且第二型式之磁性层(10)形成一种资讯载体层。20.一种磁性记忆体,其特征为:磁性记忆胞是由第一型式之磁性层(8),去耦合层(9),第二型式之磁性层(10)所形成之层序列以及一些去耦合层,和许多此种配置所构成,此种层序列是配置在相交叉之感测线(4)和字元线(3)之间。21.如申请专利范围第20项之磁性记忆体,其中第一型式之磁性层(8)在磁性上较第二型式之磁性层(10)还软。22.如申请专利范围第20或21项之磁性记忆体,其中第一型式之磁性层(8)形成一种磁性参考层且第二型式之磁性层(10)形成一种资讯载体层。23.一种随机存取式磁性记忆体(MRAM)之读出方法,此种磁性记忆体具有:一种由许多记忆胞(1)所构成之记忆胞阵列(11),这些记忆胞以矩阵形式配置在字元线(3)和感测线(4)之相交点处,记忆胞之逻辑资料内容是由磁性状态来定义;一种配属于字元线(3)之定址电路,所选取之一个或多个记忆胞(1)(其资料内容应被读出)之字元线藉此种定址电路而被施加一种读出电压(V);一种配属于感测线(4)之评估电路,藉此评估电路可测得或评估一种与所选取之记忆胞之资料内容相对应之信号,此评估电路具有一种比较电路(16),藉此使一种由参考元件所提供之参考信号(Vr)可与即将读出之记忆胞之感测信号(Vs)相比较,其特征为:该参考元件(17)配置在记忆胞阵列(11)外部且此参考元件之电性及磁性可被调整而改变;一种由参考元件所提供之参考信号(Vr)须与即将读出之记忆胞之感测信号(Vs)相比较。24.一种随机存取式磁性记忆体(MRAM)之读出方法,此种磁性记忆体具有:一种由许多记忆胞(1)所构成之记忆胞阵列(11),这些记忆胞以矩阵形式配置在字元线(3)和感测线(4)之相交点处,记忆胞之逻辑资料内容是由磁性状态来定义;一种配属于字元线(3)之定址电路,所选取之一个或多个记忆胞(1)(其资料内容应被读出)之字元线藉此种定址电路而被施加一种读出电压(V);一种配属于感测线(4)之评估电路,藉此评估电路可测得或评估一种与所选取之记忆胞之资料内容相对应之信号,此评估电路具有一种比较电路(16),藉此使一种由参考元件所提供之参考信号(Vr)可与即将读出之记忆胞之感测信号(Vs)相比较,其特征为:此参考元件由记忆胞阵列之记忆胞(1)(参考晶胞)所形成;一种由参考元件所提供之参考信号(Vr)须与此种即将读出之记忆胞之感测信号(Vs)相比较。25.如申请专利范围第23或第24项之方法,其中须储存此参考元件之参考信号(Vr),且在进一步决定此记忆胞之记忆内容时所储存之参考信号须与此种即将读出之记忆胞之感测信号相比较。26.如申请专利范围第23或第24项之方法,其中须对一些参考元件(其与此种即将读出之记忆胞相邻而配置着)之信号进行评估。27.如申请专利范围第26项之方法,其中一些参考元件之信号一起由参考放大器电路(18)来进行评估。28.如申请专利范围第26项之方法,其中参考晶胞所施加之电压位准是与此种即将读出之记忆胞者不同。29.如申请专利范围第27项之方法,其中参考晶胞所施加之电压位准是与此种即将读出之记忆胞者不同。30.如申请专利范围第23或24项之方法,其中以记忆胞构成之参考元件之磁性参考层之磁化方向在参考信号(Vr)与感测信号(Vs)进行比较时是垂直于资讯载体层之磁化方向而对准,此参考元件则是由磁性参考层,隧道位障层及资讯载体层所形成之层序列所构成或由磁性参考层,去耦合层,资讯载体层所形成之层序列以及一些去耦合层和许多此种配置所构成。图式简单说明:第1图具有相交之感测线和字元线之磁性记忆体之切面图。第2图CPP元件之切面图。第3图具有一种评估电路之电路原理图之此种磁性记忆体之构造。第4图信号形成用之主要件接线图。第5图具有一种评估电路(其在记忆胞阵列外部具有一种参考元件)之磁性记忆体之接线图。第6图具有一种评估电路(其在记忆胞阵列外部具有一种参考元件)之磁性记忆体之接线图,其具有一些组合在阵列中之磁性记忆胞。第7图具有一种评估电路(其在记忆胞阵列外部具有一种参考元件)之磁性记忆体之接线图,其可藉由感测线来测定该参者信号。第8图具有一种评估电路(其在记忆胞阵列内部具有一种参考元件)之磁性记忆体之接线图,其可藉由字元线来测定该参者信号。第9图具有一种评估电路之电路原理图之此种磁性记忆体之构造,评估电路可藉由字元线来测定该参考信号。第10图信号形成用之主要元件之接线图,其系利用一种参考元件。第11图具有一种评估电路(其在记忆胞阵列内部具有一种参考元件)之磁性记忆体之接线图,其可藉由一种与开关相连接之字元线来测定该参考信号。第12图在记忆胞阵列内具有一种评估电路和多个参考元件之此种磁性记忆体之接线图,其可藉由字元线来测定该参考信号。 |
