| 主权项 |
1.一种双向传输电路,用以自一双向传输线路输入一信号或输出一信号至其上者,包含:一收发机用以传送/接收一信号;一第一元件有一阻抗;一第二元件有一短线;以及一转换单元,当收发机发送一信号时,用以经由此第一元件结合此收发机至双向传输线路,以及当此收发机接收一信号时,用以经由此第二元件结合此收发机至双向传输线路。2.如申请专利范围第1项之双向传输电路,其中收发机之一输出阻抗和第一元件之阻抗之结合阻抗匹配此双向传输线路之特性阻抗。3.如申请专利范围第2项之双向传输电路,其中此第一元件系一电阻器。4.如申请专利范围第2项之双向传输电路,其中此第一元件系一驱动器,它放大此收发机之输出电流。5.如申请专利范围第2项之双向传输电路,其中此第一元件系一电阻器和放大收发机之输出电流之驱动器之组合。6.如申请专利范围第2项之双向传输电路,其中此转换单元有第一转换元件和第二转换元件,它反向地捺跳于一接上状态和一关断状态之间;此第一转换元件和第一元件系串联地连接以形成一第一串联电路,此第二转换元件和第二元件系串联地连接以形成一第二串联电路,以及此第一串联电路和第二串联电路系并联地连接于收发机和双向传输线路之间。7.如申请专利范围第6项之双向传输电路,其中此第一转换元件和第二转换元件反向地捺跳以回应一提供至收发机之写出信号和一输出赋能信号之一。8.如申请专利范围第2项之双向传输电路,其中此转换单元有一第一转换元件和一第二转换元件,它反向地捺跳于一接上状态和一关断状态之间,以及一第三转换元件和一第四转换元件,它反向地捺跳于接上状态和关断状态之间,此第一转换元件和第三转换元件在同一时间地捺跳入同一状态中,此第一转换元件,第一元件,和此第三转换元件系串联此相连接于所呈述之顺序中,以形成第一串联电路,此第三转换元件,第二元件,和此第四转换元件系串联地相连接于所呈述之顺序中,以形成第二串联电路,以及此第一串联电路和此第二串联电路系并联地连接于此收发机和双向传输线路之间。9.如申请专利范围第8项之双向传输电路,其中此第一转换元件和第三转换元件在同一时间地捺跳入同一状态中以回应提供给收发机之一写出信号及一输出赋能信号之一,以及此第二转换元件和此第四转换元件在同一时间地捺跳入同一状态中。10.一种双向传输电路,通过一双向传输线路用以发送一信号者,包含:一第一阻抗单元之经定置于第一收发机之发送/接收信号者和双向传输线路之一第一终端之间,并有一第一元件和一第二元件,第一元件之阻抗系较第二元件之阻抗为大;一第二阻抗单元经定置于双向传输线路之第二终端和发送/接收一信号之一第二收发机之间,并有一第三元件和一第四元件,第三元件之阻抗系较第四元件之阻抗为大;一第一转换单元,用以结合第一收发机经由第一第一元件至第一终端于此第一收发机发送一信号至第二收发机时,并结合此第一收发机经由第二元件至此第一终端于此第二收发机发送一信号至第一收发机时;以及一第二转换单元,用以结合第二收发机经由第四元件至第二终端于此第一收发机发送此信号至第二收发机时,并结合此第二收发机经由第三元件至第二终端于第二收发机发送此信号至第一收发机时。11.如申请专利范围第10项之双向传输电路,其中第一收发机之输出阻抗和第一元件之阻抗之结合之阻抗匹配双向传输线路之一特性阻抗,以及第二收发机之输出阻抗和第三元件之阻抗之结合之阻抗之结合之阻抗匹配此双向传输线路之一特性阻抗,以及其中每一第二元件和第四元件系一短线路。12.如申请专利范围第11项之双向传输电路,其中此第一元件系一电阻器。13.如申请专利范围第11项之双向传输电路,其中此第一元件系一驱动器,它放大第一收发机之输出电流。14.如申请专利范围第11项之双向传输电路,其中此第一元件系一电阻器和故大第一收发机之输出电流之一驱动器之一组合。15.如申请专利范围第11项之双向传输电路,其中此第一转换单元有一第一转换元件和一第二转换元件,它反向地捺跳于一接上状态和一关断状态之间,此第一转换元件和第一元件系串联地连接以形成一第一串联电路;此第二转换元件和第二元件系串联地连接以形成一第二串联电路,此第一串联电路和第二串联电路系并联地连接于第一收发机和第一终端之间;以及其中此第二转换单元有一第三转换元件和一第四转换元件,它反向地捺跳于接上状态和关断状态之间,此第三转换元件和第三元件系串联地连接以形成一第三串联电路,此第四转换元件和第四元件系串联地连接以形成一第四串联电路,以及此第三串联电路和第四串联电路系并联地连接于第二终端和第二收发机之间。16.如申请专利范围第15项之双向传输电路,其中此第一转换元件捺跳以回应提供至第一收发机之写出信号和输出赋能信号之一。17.如申请专利范围第11项之双向传输电路,其中此第一转换单元有第一、第二、第三和第四转换元件;第二转换单元有第五、第六、第七和第八转换元件;此第一转换元件,第一元件和第三转换元件系串联地连接于呈述之顺序中以形成第一串联电路,此第二转换元件,第二元件和第四转换元件系串联地连接于呈述之顺序中以形成第二串联电路,此第一串联电路和第二串联电路系并联地连接于第一收发机和第一终端之间,此第五转换元件,第三元件和第七转换元件系串联地连接于呈述之顺序中以形成一第三串联电路,此第六转换元件,第四元件和第八转换元件系串联地连接于呈述之顺序中以形成一第四串联电路,此第三串联电路和第四串联电路系并联地连接于第二终端和第二收发机之间,此第一转换单元捺跳此第一转换元件和第三转换元件接上于此第一收发机发送一信号至第二收发机时,并捺跳此第二转换元件和第四转换元件接上于此第二收发机发送信号至第一收发机时,以及此第二转换单元捺跳此第六转换元件和第八转换元件接上于第一收发机发送信号至第二收发机时,并捺跳第五转换元件和第七转换元件接上于第二收发机发送信号至第一收发机时。18.一种滙流排系统,用以传送一地址及资料于实施一存取之第一大型积体电路LSI和要予被存取之第二LSI之间者,包含;一第一单向滙流排,用以传送自第一LSI所输出之一地址及资料至此第二LSI:以及一第二单向滙流排,用以传送自第二LSI所输出之资料至此第一LSI,其中当此第一LSI实施一写出存取时,一写出地址及写出资料系通过此第一单向滙向排传送,以及当第一LSI实施一读取存取时,一读取地址系通过此第一单向滙流排所传送以及读取资料系通过第二单向滙流排传送。19.如申请专利范围第18项之滙流排系统,其中,包括于该第一单向滙流排内之信号线与包括于该第二单向滙流排内之信号线系交替地排定路程。20.如申请专利范围第19项之滙流排系统,其中,该第一LSI与该第二LSI中之至少一者内之对应于该等交替地排定路程之信号线的输入及输出接头系交替地设置。21.如申请专利范围第19项之滙流排系统,其中在写出存取中,此写出资料系通过第一单向滙流排于写出地址之后被传送。22.如申请专利范围第19项之滙流排系统,另包含:维护装置,当第一单向滙流排及第二单向滙流排之至少一个系空闲时,用以维护此空闲滙流排之电位在一固定之位准,此位准系一低位准及一高位准之一种。23.如申请专利范围第22项之滙流排系统,其中此维护装置维持空闲滙流排之电位在一固定之位准于空闲滙流排之两者终端处。24.一种滙流排系统,用以传送一地址及资料于实施一存取之第一LSI和系要予被存取之第二LSI之间者,包含:一第一单向滙流排,用以传送自第一LSI所输出之地址及资料至第二LSI;一第二单向滙流排,用以传送自第二LSI所输出之资料至第一LSI;第一输入/输出装置经装配在第一LSI内,用以输出一写出地址和写出资料至第一单向滙流排上于此第一LSI实施一写出存取时,并输出一读取地址至第一单向滙流排上以及自第二单向滙流排输入读取资料于第一LSI实施一读取存取时;以及第二输入/输出装置经装配在第二LSI内,用以在写出存取中自第一单向滙流排输入写出地址和写出资料,并在读取存取中自第一单向滙流排输入读取地址及输出读取资料至第二单向滙流排上。25.如申请专利范围第24项之滙流排系统,其中,包括于该第一单向滙流排内之信号线与包括于该第二单向滙流排内之信号线系交替地排定路程。26.如申请专利范围第25项之滙流排系统,其中,该第一LSI与该第二LSI中之至少一者内之对应于该等交替地排定路程之信号线的输入及输出接头系交替地设置。27.如申请专利范围第25项之滙流排系统,其中此第一输入/输出装置包括:多工装置,用以分时多工化此写出地址和写出资料;第一输出装置,用以输出此已多工化之写出地址,并在写出存取中写出资料至第一单向滙流排上,以及在读取存取中输出此读取地址至第一单向滙流排上;以及第一输入装置,用以在读取存取中自第二单向滙流排输入此读取资料,以及第二输入装置,用以在写出存取中自第一单向滙流排输入此已多工化之写出地址及写出资料,并在读取存取中自第一单向滙流排输入读取地址,以及第二输出装置,用以在读取存取中输出此读取资料至第二单向滙流排上。28.如申请专利范围第27项之滙流排系统,其中当第一单向滙流排系空闲之同时,此第一输出装置输出一第一固定之位准至第一单向滙流排上,此第一固定之位准系一低位准和一高位准之一种。29.如申请专利范围第28项之滙流排系统,其中此第一输入/输出装置另包括第一吸持装置,用以吸持写出资料及一读取地址之一,此等地址或资料系由第一输出装置所最后输出者,以及此第一输出装置输出第一吸持装置之内容至第一单向滙流排上于第一单向滙流排系空闲时。30.如申请专利范围第28项之滙流排系统,其中此多工装置接收写出地址,写出资料,以及第一固定位准,并选择此第一固定位准于第一单向滙流排系空闲时,以及此第一输出装置输出由多工装置所选择之第一固定之位准至第一单向滙流排上,同时此第一单向滙流排系空闲时。31.如申请专利范围第28项之滙流排系统,其中此第二输出装置输出一第二固定之位准至第二单向滙流排上当此第二单向滙流排系空闲时,此第二固定之位准系低位准及高位准之一种。32.如申请专利范围第31项之滙流排系统,其中此第2输入/输出装置另包括第二吸持装置,用以吸持读取资料之系由第二输出装置所最后地输出者,以及此第二输出装置输出第二吸持装置之内容至第二单向滙流排上于此第二单向滙流排系空闲时。33.如申请专利范围第31项之滙流排系统,其中此第二输入/输出装置另包括选择装置,用以在读取存取中接收此读取资料和第二固定之位准,并在第二单向滙流排系空闲时选择读取存取中之读取资料和第二固定之位准,以及此第二输出装置,当第二单向滙流排系空闲时,输出由选择装置所选择之第二固定位准至第二单向滙流排上。34.如申请专利范围第31项之滙流排系统,其中此第一输入/输出装置另包括第一维护装置,当第二单向滙流排系空闲时,用以维护第二单向滙流排之一电位在第二固定之位准于第一输入装置之输入口处,以及此第二输入/输出装置另包括第二维护装置,当第第一单向滙流排系空闲时,用以维护第一单向滙流排之一电位在第一固定之位准于第二输入装置之输入口处。图式简单说明:第1图显示一示范性电路,其中一端接电阻器系串联地耦合至一单向传输线路;第2图显示一示范性电路,其中一端接电阻器系串联地耦合至一双向传输线路之一端;第3图显示一示范性电路之引用RSL者;第4图显示一示范性电路之引用SSTL者;第5图显示一示范性电路之利用载维宁之端接法者;第6图显示一示范性电路之利用二极体端接法者;第7图显示依照本发明第一具体例之一双向信号传输电路之构造;第8图显示第7图内之一转换单元之示范性电路;第9图显示依照本发明之第二具体例之一双向信号传输电路之构造;第10图显示依照本发明之第三具体例之一双向信号传输电路之构造;第11图显示依照本发明之第四具体例之一双向信号传输电路之构造;第12图显示依照本发明之第五具体例之一双向信号传输电路之构造;第13图显示依照本发明之第六具体例之一双向信号传输电路之构造;第14图显示上述双向信号传输电路之一变式;第15图显示依照本发明之第七具体例之一滙流排系统之构造;第16A图系用于第15图内所示滙流排系统之写出定时图;第16B图系用于第15图内所示滙流排系统之一读取定时图;第17图显示第15图内所示滙流排系统之一变式;第18A图系一用于第17图内所示滙流排系统之写出定时图;第18B图系一用于第17图内所示滙流排系统之读取定时图;第19图显示依照本发明之第八具体例之滙流排系统之构造;第20A图系一用于第19图内所示滙流排系统之写出定时图;第20B图系一用于第19图内所示滙流排系统之读取定时图;第21图显示依照本发明之第九具体例之滙流排系统之构造;第22图显示第21图内所示滙流排系统之一变式;第23图显示第22图内所示开关之一之示范性电路;以及第24图显示一示范性电路,该处阻尼电阻器系添加至第22图内所示滙流排系统。 |
