半导体存储装置及其测试方法和测试电路

摘要

提供一种测试方法以及测试电路，可以对刷新动作和读出、写入动作的时间间隔强制接近时的动作进行确认。通常动作模式以及测试模式下的读出、写入动作的时序根据地址转换检测信号ATD设定。通常动作模式下的刷新动作的时序响应于定时电路(50)所生成的时序信号TM，根据刷新脉冲发生电路(60)所生成的标准刷新用脉冲信号REF来设定。测试模式下的刷新动作的时序响应于地址转换检测信号ATD，根据第一测试用刷新脉冲发生电路(62)所生成的第一测试用刷新脉冲生成信号TREF1来设定。通过对第一测试用刷新脉冲生成信号TREF1的生成时序的控制，可以将读出、写入动作和刷新动作在规定的时间间隔内生成。

主权项

1.一种半导体存储装置，包括：需要刷新的多个存储单元；对与输入地址信号相对应的存储单元进行访问、读出或者写入的访问控制电路；刷新控制电路，在通常动作模式下，以与所述访问动作独立地发生的刷新时序，进行刷新；在测试模式下，以响应于所述访问动作所发生的刷新时序，进行刷新。