发明名称 制造薄膜集成电路的方法
摘要 本发明的目的是防止薄膜集成电路在转移到基底材料的工艺期间脱落。通过本发明的制造方法,在衬底表面上选择性地形成分离层;由此,形成提供分离层的第一区和不提供分离层的第二区。在分离层之上形成薄膜集成电路。然后,形成用于暴露分离层的开口部分,将蚀刻剂引入到开口部分中以去除分离层。因此,在提供有分离层的区域中产生间隔,而在没有分离层的区域中不产生间隔。因此,通过之后提供不产生间隔的区域,即使在去除了分离层之后也能防止薄膜集成电路脱落。
申请公布号 CN101599456A 申请公布日期 2009.12.09
申请号 CN200910148966.9 申请日期 2005.06.15
申请人 株式会社半导体能源研究所 发明人 鹤目卓也;大力浩二
分类号 H01L21/77(2006.01)I;H01L21/78(2006.01)I 主分类号 H01L21/77(2006.01)I
代理机构 中国专利代理(香港)有限公司 代理人 王丹昕
主权项 1.一种制造薄膜集成电路的方法,包括以下步骤:在具有绝缘表面的衬底上的第一区和第二区中形成分离层,所述第一区被所述第二区包围;去除所述第二区中的所述分离层;在所述第一区和所述第二区中形成第一绝缘膜;在所述第二区中的所述分离层被去除后,在所述第一区中的所述第一绝缘膜上形成多个元件和导电层;在所述第一区中的所述多个元件和所述导电层上和在所述第二区中形成第二绝缘膜;在所述第一区中形成暴露所述分离层的开口部分,所述开口部分穿过所述第二绝缘膜和所述第一绝缘膜;通过将蚀刻剂引入所述开口部分来去除所述分离层;通过将第一基底材料结合在所述第二绝缘膜上来将所述多个元件和所述导电层从所述衬底分离;在所述第一绝缘膜下结合第二基底材料;以及沿所述第二区切割所述第一基底材料和所述第二基底材料。
地址 日本神奈川县厚木市