| 摘要 |
本发明提供一种接收处理器，将其配置具有一正常(作业)路径和一测试路径。配置测试路径使其与正常路径并行。虽然测试路径模拟与正常路径相同的资料并将其作为输入接收，但是测试路径具有一应用于一测试输入缓冲器之独立的电压参考(Vref_test)。输入到正常缓冲器之相同资料也被输入到测试缓冲器。测试缓冲器之输出被输入到一测试锁存器(test latch)。一被供应到测试锁存器之时脉信号系一可变时脉信号，所述时脉信号可被选择性地偏移。将测试锁存器之输出与正常锁存器之输出比较，所述两输出信号之间的差定义一具体的电压/时脉偏斜组合之误差。 |
