| 主权项 |
1.一种具有凸起的源极/汲极之半导体元件,包括: 一半导体台地形成于一半导体基底上,该半导体基 底为一SOI基底,且该半导体台地之两侧分别具有一 凸起部; 一闸极介电层以及一闸极导电层,依序堆叠于该等 凸起部间之半导体台地上,以构成一闸极;以及 一对凸起的源极/汲极,设置于该闸极两侧之部分 半导体台地及凸起部内,以构成一具有凸起的源极 /汲极(raised source/drain)之闸极电晶体。 2.如申请专利范围第1项所述之具有凸起的源极/汲 极之半导体元件,其中该凸起部具有非水平(non- polar)或多琢面(multi-faceted)之非平整表面。 3.如申请专利范围第1项所述之具有凸起的源极/汲 极之半导体元件,其中于该闸极之两侧边更分别设 置有一间隔物(spacer)。 4.如申请专利范围第1项所述之具有凸起的源极/汲 极之半导体元件,其中该半导体台地系沿一第一方 向延伸,而该闸极导电层系沿一第二方向延伸,且 该第一方向大体正交于该第二方向。 5.如申请专利范围第1项所述之具有凸起的源极/汲 极之半导体元件,其中该半导体台地之材质为矽或 矽锗材料。 6.如申请专利范围第1项所述之具有凸起的源极/汲 极之半导体元件,其中该半导体台地之材质为化合 物半导体材料。 7.如申请专利范围第1项所述之具有凸起的源极/汲 极之半导体元件,其中该闸极介电层之材质为二氧 化矽(silicon dioxide)或氮氧化矽(oxynitride)。 8.如申请专利范围第1项所述之具有凸起的源极/汲 极之半导体元件,其中该闸极介电层之材质为相对 电容率(relative permittivity)大于5之介电材料。 9.如申请专利范围第8项所述之具有凸起的源极/汲 极之半导体元件,其中该相对电容率大于5之材质 为五氧化二钽(Ta2O5)、氧化铪(HfO2)、氧化锆(ZrO2)、 氧化钛(TiO2)或氧化铝(Al2O3)。 10.如申请专利范围第1项所述之具有凸起的源极/ 汲极之半导体元件,其中该闸极导电层材质为复晶 矽、复晶矽锗、金属或金属氮化物。 11.如申请专利范围第1项所述之具有凸起的源极/ 汲极之半导体元件,其中该绝缘层之材质为二氧化 矽。 12.如申请专利范围第3项所述之具有凸起的源极/ 汲极之半导体元件,其中该等间隔物之材质为氮化 矽。 13.如申请专利范围第1项所述之具有凸起的源极/ 汲极之半导体元件,其中该半导体台地之厚度介于 5~500埃。 14.如申请专利范围第13项所述之具有凸起的源极/ 汲极之半导体元件,其中该凸出部较该半导体台地 高出10~50%。 15.如申请专利范围第1项所述之具有凸起的源极/ 汲极之半导体元件,其中更包括复数个淡掺杂源极 /汲极区连接于该等凸起的源极/汲极,其中该等淡 掺杂源极/汲极区系位于该等凸起的源极/汲极区 间之半导体台地。 16.一种具有凸起的源极/汲极之半导体元件的制造 方法,包括: 提供露出于一绝缘层上之一半导体台地; 依序形成一闸极介电层及一闸极导电层堆叠于该 半导体台地之部分表面上,以构成一闸极; 对该闸极两侧之半导体层施行一回火程序,使该闸 极两侧半导体台地内之组成原子移动并重新排列, 并将该闸极两侧之半导体台地分别形成高于该半 导体台地之一凸起部;以及 施行一离子植入程序,于该闸极两侧之部分半导体 台地及该等凸起部内形成一对凸出的源极/汲极( raised sourse/drain)。 17.如申请专利范围第16项所述之具有凸起的源极/ 汲极之半导体元件的制造方法,其中该半导体台地 系沿一第一方向延伸,而该闸极导电层系沿一第二 方向延伸且该第一方向大体正交于该第二方向。 18.如申请专利范围第16项所述之具有凸起的源极/ 汲极之半导体元件的制造方法,其中该半导体台地 之材质为矽或矽锗材料。 19.如申请专利范围第16项所述之具有凸起的源极/ 汲极之半导体元件的制造方法,其中该半导体台地 之材质为化合物半导体材料。 20.如申请专利范围第16项所述之具有凸起的源极/ 汲极之半导体元件的制造方法,其中该闸极介电层 之材质为二氧化矽(silicon dioxide)或氮氧化矽( oxynitride)。 21.如申请专利范围第16项所述之具有凸起的源极/ 汲极之半导体元件的制造方法,其中该闸极介电层 材质为相对电容率(relative permittivity)大于5之介电 材料。 22.如申请专利范围第21项所述之具有凸起的源极/ 汲极之半导体元件的制造方法,其中该相对电容率 大于5之介电材料为五氧化二钽(Ta2O5)、氧化铪(HfO2 )、氧化锆(ZrO2)、氧化钛(TiO2)或氧化铝(Al2O3)。 23.如申请专利范围第16项所述之具有凸起的源极/ 汲极之半导体元件的制造方法,其中该闸极导电层 材质为复晶矽、复晶矽锗、金属或金属氮化物。 24.如申请专利范围第16项所述之具有凸起的源极/ 汲极之半导体元件的制造方法,其中该绝缘层之材 质为二氧化矽。 25.如申请专利范围第16项所述之具有凸起的源极/ 汲极之半导体元件的制造方法,其中该半导体台地 具有介于5~500埃之厚度。 26.如申请专利范围第25项所述之具有凸起的源极/ 汲极之半导体元件的制造方法,其中该凸出部高出 于该半导体台地10~50%。 27.如申请专利范围第16项所述之具有凸起的源极/ 汲极之半导体元件的制造方法,其中该回火程序系 于600~1200℃之温度下进行。 28.如申请专利范围第16项所述之具有凸起的源极/ 汲极之半导体元件的制造方法,其中该回火程序之 回火时间介于1秒至2小时。 29.如申请专利范围第16项所述之具有凸起的源极/ 汲极之半导体元件的制造方法,其中该回火程序系 于10-9 ~800托(Torr)之环境压力下进行。 30.如申请专利范围第16项所述之具有凸起的源极/ 汲极之半导体元件的制造方法,其中该回火程序系 于含氢气之制程气氛下进行。 31.如申请专利范围第30项所述之具有凸起的源极/ 汲极之半导体元件的制造方法,其中于该回火程序 中更含有氮气或氩气或氮气与氩气之混合气体。 32.如申请专利范围第16项所述之具有凸起的源极/ 汲极之半导体元件的制造方法,其中该凸起部具有 非水平(non-planar)或多琢面(multi-faceted)之非平整表 面。 33.如申请专利范围第16项所述之具有凸起的源极/ 汲极之半导体元件的制造方法,其中于该闸极两侧 边更分别设置有一间隔物(spacer)。 34.如申请专利范围第16项所述之具有凸起的源极/ 汲极之半导体元件的制造方法,其中更包括施行一 淡掺杂源极/汲极离子植入程序,以于该等凸起的 源极/汲极间之半导体台地内形成一对淡掺杂源极 /汲极区,且该等淡掺杂源极/汲极区分别连接于该 等凸起的源极/汲极。 35.如申请专利范围第34项所述之具有凸起的源极/ 汲极之半导体元件的制造方法,其中形成该淡掺杂 源极/汲极区之方法为斜角度离子植入。 图式简单说明: 第1A图至第1E图系用以说明本发明之具有凸起的源 极/汲极半导体元件其制作流程之侧视结构; 第2A图至第2D图系对应于第1A图至第1D图之俯视结 构,以辅助说明其相对应之俯视情形。 |
